「buffer memory」を含む例文一覧(3204)
＜前へ 1 2 .... 26 27 28 29 30 31 32 33 34 .... 64 65 次へ＞- A direct memory access(DMA) controller 16 transfers respective transmission data of odd-numbered frames and even-numbered frames to a transmission circuit 24 for every frame respectively through a transmission buffer 22A and through a transmission buffer 22B.
ＤＭＡコントローラ１６は、奇数番目のフレームの送信データは送信バッファ２２Ａを、偶数番目のフレームの送信データは送信バッファ２２Ｂを各々介して送信回路２４に送信データをフレーム毎に転送する。 - 特許庁 - The write buffer control unit 13 determines data to be transferred to a shared memory 20 based on the state of a byte mask output to be output from the write buffer 12, and controls a register update control signal.
書き込みバッファ制御ユニット１３は、書き込みバッファ１２から出力されるバイトマスク出力の状態をもとに、どのデータを共有メモリ２０に転送するかを判断し、レジスタ更新制御信号を制御する。 - 特許庁 - Thus, in the digital broadcast streams of the multiplex broadcast channels, a corresponding word is outputted from a FIFO memory and stored in a CA buffer by a grant signal of an arbiter that arbitrates bus occupancy by the CA buffer.
それにより、ＣＡバッファのバス占有を仲裁するアービタのグラント信号によって、多重放送チャンネルのデジタル放送ストリームのうち、該当ワードがＦＩＦＯメモリから出力されてＣＡバッファに保存される。 - 特許庁 - When an execution key is manipulated (S32: Yes, S33: No and S36: Yes), a numeral code of 13 digits is additionally stored in the bar-code buffer (S38), and all code strings in the bar-code buffer are stored in a text memory.
そして実行キーが操作されると（Ｓ３２：Ｙｅｓ、Ｓ３３：Ｎｏ、Ｓ３６：Ｙｅｓ）、１３桁の数字コードがバーコードバッファに追加格納され（Ｓ３８）、バーコードバッフア４５内の全てのコード列がテキストメモリ４１に格納される。 - 特許庁 - When the 1st address value and 2nd address value are different, a buffer control part 12 rearranges the data according to the 1st address value and 2nd address value after they are read out of the buffer memory 13.
第１アドレズ値と第２アドレス値とが相違する場合には、バッファ制御部１２により、第１アドレズ値と第２アドレス値とに基づいて、バッファメモリ１３からデータが読み出だされた後にデータの並び替えが行われる。 - 特許庁 - Out of a page of print page data stored in the page memory 5, data in a division block of 8 bit×8 line is read out from the line buffer 12 and transferred to a rotation buffer 7.
ページメモリ５に格納されている１ページ分の印刷ページデータのうち８ビット×８ラインで構成される分割ブロックの印刷ページデータに相当するデータをラインバッファ１２から読み出し、回転バッファ７に転送する。 - 特許庁 - Buffer memories 41-4N temporarily store an active system master signal by a write control signal of the active system and a buffer memory 4Y temporarily stores a standby master signal by a standby system write control signal.
バッファメモリ４１〜４Ｎは現用系主信号を現用系の書込み制御信号によって一時的に記憶し、バッファメモリ４Ｙは予備系主信号を予備系書込み制御信号によって一時的に記憶する。 - 特許庁 - An instruction decoder 38 decodes a signal from an instruction buffer 36 and when the semiconductor memory cell reaches an automatic refresh mode, an automatic refresh signal aref of a prescribed level is sent to an input buffer generator 34 and a low active generator 40.
命令デコーダ３８は、命令バッファ３６からの信号をデコードし、半導体メモリ素子が自動リフレッシュモードに達すると、所定レベルの自動リフレッシュ信号arefを入力バッファジェネレータ３４とローアクティブジェネレータ４０に送る。 - 特許庁 - To dynamically divide a buffer memory used at the time of storing and compressing a reading picture in accordance with a reading mode, using a divided buffer area by means of them and to improve processing ability.
読み取り画像の格納及び画像圧縮を行う際に使用するバッファーメモリを読み取りモードに応じて動的に分割し、分割されたバッファー領域をそれぞれで活用できるようにし、処理能力を向上させる。 - 特許庁 - An input image is divided into bands, input image data divided into the bands is stored in a buffer in the vertical scanning direction per memory access and the input image data stored in the buffer is read in the vertical scanning direction per pixel.
入力画像をバンド分割し、そのバンド分割された入力画像データをメモリアクセス単位で副走査方向にバッファに格納し、バッファに格納された入力画像データを画素単位で副走査方向に読み出す。 - 特許庁 - In a communication system for sales data summary, the sales data of respective automatic video lending machines 31 of respective shops 3 are collected once a day into a data buffer device 32 and stored in a buffer memory 42 thereof.
売上データ集計用通信システム１では、各店舗３のそれぞれの自動ビデオ貸出機３１による売上データが１日１回づつデータバッファ装置３２に収集され、そのバッファメモリ４２に蓄積される。 - 特許庁 - To provide a method and circuit for reading a multilevel NAND flash memory cell where a gray code can be used by providing a first page buffer for storing higher order bits and a second page buffer for storing lower order bits on a bit line.
ビットラインに上位ビットを格納する第１ページバッファと下位ビットを格納する第２ページバッファを設け、グレーコードを用いることが可能なマルチレベルＮＡＮＤフラッシュメモリセルの読み出し方法及び回路を提供する。 - 特許庁 - The means 10 dumps a part or the whole of the packets inside the buffer 6, when it is informed from the memory 9 that the number of the stored packets in the buffer 6 exceeds the threshold.
データ廃棄手段１０は、パケット数判定手段９からゆらぎ吸収バッファ６の蓄積パケット数が閾値を超えていることを通知された場合、ゆらぎ吸収バッファ６内のパケットの一部又は全部を廃棄する。 - 特許庁 - To precisely store/transfer a plurality of burst data so as to arrive at random (singly and continuously) without causing any omission of data in a buffer memory and a device provided with the memory.
バッファメモリ及び該メモリを備える装置に関し、ランダム時（単発的及び連続的）に到来する様な複数のバーストデータをデータ抜けを起こすことなく正確に蓄積・転送可能なことを課題とする。 - 特許庁 - Output selectors 300-320 determine whether the data of the buffer memory used has been hit based on hit flags 102-132 output from any of the memory units 100-130.
アウトプットセレクタ３００〜３２０は、メモリユニット１００〜１３０のうち、いずれかのメモリユニットから出力されるヒットフラグ１０２〜１３２に基づいて、使用されるバッファメモリのデータがヒットしたか否かを判定する。 - 特許庁 - A low pass filter 22 smoothes a flag signal hf denoting whether or not an unread data amount in a buffer memory 15 exceeds a half the capacity of the memory 15 and gives the smoothed signal to an oscillator 16 for generating a read clock.
バッファメモリ１５における未読データ量が容量の半分を超えたか否かを表すフラグｈｆをローパスフィルタ２２で平滑化して、読出しクロックを作成する発振器１６に与える。 - 特許庁 - An apparatus includes the memory to store a first frame, a buffer to store at least one portion of a second frame previously stored in the memory, and first and second units to, respectively, store and fetch data.
第１フレームを格納するメモリと、メモリに先に格納されていた第２フレームの少なくとも一部を格納するバッファと、データをそれぞれに格納およびフェッチする第１ユニットおよび第２ユニットを含む。 - 特許庁 - Before storing consecutively photographed image data provided by continuous photographing into a buffer memory 25 and recording them on a memory card 22, a system controller 50 performs display processing for displaying a consecutively photographed multiple-screen.
システムコントローラ５０は、連続撮影により得られた連写画像データがバッファメモリ２５に格納されて、メモリカード２２に記録される前に、連写マルチ画面を表示する表示処理を実行する。 - 特許庁 - The memory part 1 is provided with a line memory for a buffer, which corrects sub-scanning-direction displacement between the odd-numbered dot exposure element and the even-numbered dot exposure element, when the exposure elements are arranged in the staggered pattern.
奇数ドットメモリ部１には、露光素子を千鳥配列型とした場合の、奇数ドット露光素子と偶数ドット露光素子の副走査方向ずれ分を補正するバッファ用のラインメモリを設ける。 - 特許庁 - First, the memory area is divided into a first and a second areas for controlling in a buffer memory which can hold the data read out from a disk recording medium recoded with the data on its audio tracks.
オーディオトラックによりデータが記録されるディスク状記録媒体から読み出したデータを保持可能なバッファメモリの記憶領域について、先ず、第１の領域と、第２の領域とに分割して管理する。 - 特許庁 - By way of example, a memory card 100 comprising a flash memory part 101, a card controller part 102 and a transmission/reception buffer part 103 further has a format function part 104 and a format switch 105.
例えば、フラッシュメモリ部１０１、カードコントローラ部１０２および送受信バッファ部１０３などを備えるメモリカード１００において、更に、フォーマット機能部１０４およびフォーマットスイッチ１０５を設ける。 - 特許庁 - The imaging apparatus 100 includes a camera module 101, a CPU 110 connected to the camera module 101 through an internal bus 109, a buffer memory 111, an LCD 112 and a recording memory 113.
撮像装置１００は、カメラジュール１０１と、カメラジュール１０１に内部バス１０９を介して接続されたＣＰＵ１１０と、バッファメモリ１１１と、ＬＣＤ１１２と、記録用メモリ１１３とを備える。 - 特許庁 - When data is written in the memory modules 13-1 to 13-N, data transfer from an input processor 11-1 or 11-2 to the buffer 132 of the applicable memory module is continuously performed.
メモリモジュール１３−１〜１３−Ｎへのデータ書き込みに際しては、入力プロセッサ１１−１または１１−２から該当するメモリモジュールのバッファ１３２へのデータ転送が連続的に実行される。 - 特許庁 - To provide a DMA(direct memory access) controller which efficiently uses, especially a memory (receiving buffer), performs data transfer faster and also eliminates an overhead.
本発明はＤＭＡ（ダイレクト・メモリ・アクセス）制御装置に係り、特にメモリ（受信バッファ）を効率よく使用し、データ転送をより高速に行うと共に、オーバーヘッドをなくすＤＭＡ制御装置を提供するものである。 - 特許庁 - A memory buffer on the memory module includes: the (Pre-launch) function for advancing outputs of address/command signal (CA); and the (Post-launch) function of delaying outputs of the control signal (CTRL).
メモリモジュール上のメモリバッファは、アドレス、コマンド信号（ＣＡ）に出力を速める（Ｐｒｅ−ｌａｕｎｃｈ）機能とコントロール信号（ＣＴＲＬ）に出力を遅くする（Ｐｏｓｔ−ｌａｕｎｃｈ）機能を備える。 - 特許庁 - Picture information of characters and still pictures or the like to be composed is formed in a microcomputer 10 and the formed picture information is supplied to a memory controller 12 through a buffer memory 11 performing phase adjustment.
マイクロコンピュータ１０では合成される文字や静止画像等の画像情報が形成され、形成された画像情報が位相調整を行うバッファメモリ１１を通じてメモリコントローラ１２に供給される。 - 特許庁 - To improve the processing speed or function of the whole device by reducing the plus duty factor of a memory and a bus line for the transfer processing of data to a buffer RAM and increasing the access efficiency of the memory.
バッファＲＡＭに対するデータの転送処理についてのメモリ及びバスラインの占有率を低くしてメモリのアクセス効率を高くし、装置全体の処理速度や機能の向上を図る。 - 特許庁 - When a buffer memory for storing picture data by an original reading operation approaches a memory full state in an image reader, the reading operation is stopped and the phase of a CCD line period signal on the stopped position is stored.
画像読取装置において、原稿読取動作で画像データを貯めるバッファメモリがメモリフル近くなったとき、読み取り動作を停止し、その位置でそのときのＣＣＤライン周期信号の位相を保持する。 - 特許庁 - To store compressed data at a high memory efficiency, while decreasing the number of buffer memories used at the storage of the compressed data when compression processing is carried out, in parallel for each color component and the compressed data are stored to the memory.
各色コンポーネントについて並列に圧縮処理を実行して、圧縮データをメモリに格納する場合に、格納時に用いるバッファメモリを減らしつつ、メモリ効率良く圧縮データを格納する。 - 特許庁 - An image memory reading circuit 131 reads image data corresponding to one line from the image memory 12 in synchronous relation to the writing of an image at every one line in an image forming part 1104 to store the same in a line buffer 132.
画像メモリ読み出し回路１３１は、像形成部１１０４での１ライン毎の画像の書き込みに同期して画像メモリ１２から１ライン分の画像データを読み出し、ラインバッファ１３２に格納する。 - 特許庁 - When digital data of a prescribed mount are accumulated in a data buffer memory 3, management information are generated based on data numbers and control data numbers of the accumulated data to be stored in a management information memory 4.
データバッファメモリ３に所定量のデジタルデータが蓄積されると蓄積されたデジタルデータのデータ番号及び制御データ番号に基づき管理情報が生成され、管理情報メモリ４に蓄積される。 - 特許庁 - In a shared buffer memory 132, the initial value of a write address is set as the minimum address, and an address in which input image data to be inputted from an image memory are stored is updated to the maximum address direction.
共有バッファメモリ１３２において、書き込みアドレスの初期値を最小番地に設定し、画像メモリから入力される入力画像データを格納するアドレスを最大番地方向に更新していく。 - 特許庁 - To provide a convenient memory element used for a higher-performance network system by connecting a memory which has a very wide I/O width and a plurality of buffer memories which have wide I/O widths as well on a chip.
非常に幅の広いI/O幅をもったメモリとそれにチップ上で同じく広いI/O幅をもつ複数のバッファメモリを接続し、より高性能なネットワークシステムで使う便利なメモリ素子を提供する。 - 特許庁 - In a high-speed-synchronization semiconductor memory device, a data input buffer 33 is synchronized with the rise edge of a first clock CLK1, it buffers data which is input through a first port DQ, and it transmits the data to a memory cell array 31.
高速同期の半導体メモリ装置では、デ−タ入力バッファ33が、第１クロックの立上りエッジに同期して、第１ポ−トDQを通じて入力されるデ−タをバッファリングし、メモリセルアレイ31へ伝達する。 - 特許庁 - In a video storage device, voice data are temporarily stored in a buffer memory 2 for writing so as to be temporally matched with the writing operation of a storage part 1 configured of an NAND flash memory.
映像蓄積装置において、音声データは、ＮＡＮＤフラッシュメモリにより構成された蓄積部１の書き込み動作との時間的な整合を取るため、書き込み用バッファメモリ２に一時保持される。 - 特許庁 - Also, the page buffer circuit includes a mode control part for making easy access for both planes through a main bus in the user mode and access for both planes by the memory array controller in a memory control mode.
また、ページバッファ回路は、ユーザモードにあるメインバスを通じた両プレーンへのアクセス、メモリ制御モードにあるメモリアレイコントローラによる両プレーンへのアクセスを容易にするためのモード制御部を含んでいる。 - 特許庁 - Data size of data to be transferred by a direct memory access control circuit which performs unit data transfer using a data buffer, coincides with the predetermined data size of the unit block information in the cache memory.
データバッファを用いてユニットデータ転送を行うダイレクト・メモリ・アクセス制御回路は、転送されるべきデータのデータサイズと上記キャッシュメモリ内の上記ユニットブロック情報の上記所定のデータサイズと一致する。 - 特許庁 - When a normal flash memory is constituted using one chip of a non-volatile semiconductor memory, an input buffer 13 and an address signal A19 processing logic circuit 14 are set to a disable-state.
不揮発性半導体記憶装置を１チップ用いて、通常のフラッシュメモリを構成する場合は、入力バッファ１３及びアドレス信号A19加工論理回路１４がディスエーブル状態に設定される。 - 特許庁 - A capacity of the display list is changed by a vacancy state of the memory of the render buffer 215 of Fig. 1 of the printing processing system, thereby effectively utilizing an unused memory, the incidence of fallback is reduced.
印刷処理システムの図１レンダーバッファ２１５のメモリの空き状態によってディスプレイリストの容量を変更し、使用していないメモリを有効利用する事によりフォールバックの発生率を減らす。 - 特許庁 - On the basis of a coordinate instruction P, a CPU 1 reads HRTF coefficient data (h) from an HRTF coefficient data memory M2 and reads the waveform data from a waveform buffer memory M1 by frame units.
ＣＰＵ１は、座標命令Ｐに基づいて、ＨＲＴＦ係数データメモリＭ２からＨＲＴＦ係数データｈを読み出すとともに、フレーム単位で波形バッファメモリＭ１から波形データを読み出す。 - 特許庁 - The CPU 6 searches a person in the still image data stored in the buffer memory 3 by utilizing an image processing program or the like in the memory 4 and extracts a region including the person if any.
ＣＰＵ６は、メモリ４内の画像処理プログラム等を利用して、バッファメモリ３にある静止画像データ内の人物を探索し、人物が含まれている場合は人物を含む領域を抽出する。 - 特許庁 - To inspect whether a central processing computing device can normally access a physical memory or not by using a translation table read in a buffer provided into a memory management device, while running other program.
メモリ管理装置に設けられたバッファに読み込まれた変換テーブルを用いて、中央処理演算装置が物理メモリへ正常にアクセスできるか否かを他のプログラムを実行したままで検査する。 - 特許庁 - An input processing means of each channel receives a recording instruction during the stop operation and when a memory bank with final data written therein among banks of an in-channel buffer memory is not incorporated in the write processing to a recording medium, the data are appended to the memory bank, and when the memory bank is incorporated in the write processing, other memory bank is selected and the recording is restarted.
各チャンネルの入力処理手段が停止動作中に記録指示を受け付け、チャンネル内バッファメモリの複数バンクの中で最後のデータが書かれたメモリバンクが記録媒体への書き込み処理に入っていなければ、そのメモリバンクに追加記録し、書き込み処理に入っていれば他のメモリバンクに切り替えて記録動作を再開する。 - 特許庁 - Connection control information 321-325 is prestored in a burst access memory 32 and a memory controller 27 collectively reads out the connection control information corresponding to a received cell to a memory buffer 28 by continuously performing access to the memory 32 and collectively writes the information in the burst access memory 32 after protocol processing needed for the received cell.
コネクション制御情報３２１〜３２５をバーストアクセスメモリ３２に記憶しておき、バーストメモリコントローラ２７によるメモリの連続アクセスによって、受信セルと対応するコネクション制御情報を一括してメモリバッファ２８に読み出し、受信セルに必要なプロトコル処理を実行した後、コネクション制御情報を一括してバーストメモリに書き込む。 - 特許庁 - The data buffer decides the data of a selected memory cell by sensing the potential of a bit line at the time of read-out and also holds the read data.
上記データバッファは、読み出し時にビット線の電位をセンスして選択されたメモリセルのデータを確定させ、且つ読み出したデータを保持する。 - 特許庁 - To obtain a coherent receiver in which the operational quantity of weighting multiplication, and the like, and the memory capacity of a frame buffer are reduced.
コヒーレント受信を行う受信装置における重み付け乗算等の演算量の低減とフレームバッファ用メモリの容量削減を図る。 - 特許庁 - To provide a communication system capable of dealing with a communication error without lowering transfer efficiency and without increasing the capacity of a buffer memory.
転送効率を下げることなく、バッファメモリの容量を増やさずに、通信エラーに対処できる通信システムを提供することを目的とする。 - 特許庁 - When a free capacity of a buffer memory in a frame output destination port is larger than a predetermined value, path change of a frame is executed by a crossbar switch.
フレーム出力先ポートのバッファメモリの空き容量が所定の値より多い場合は、クロスバスイッチによりフレームの経路変更を実行する。 - 特許庁 - The memory device also comprises a second metal wiring 17 formed on the film 16, and a second buffer film 18 covering the wiring 17.
第３層間絶縁膜１６上には第２金属配線１７を形成し、この第２金属配線１７を第２バッファ膜１８が覆う。 - 特許庁 - A buffer memory 65 stores image information compressed by 1st and 2nd companding circuits 23a, 23b via a data bus 26.
第１及び第２の圧縮伸張回路２３ａ，２３ｂにより圧縮された画像情報は、データバス２６を介してバッファメモリ６５に格納される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
