「buffer memory」を含む例文一覧(3204)
＜前へ 1 2 .... 23 24 25 26 27 28 29 30 31 .... 64 65 次へ＞- An address corresponding to a first memory region and an address corresponding to a second memory region are inputted to an address buffer 2 and data read from first and second memory area are outputted alternately to a data input/output section 30.
アドレスバッファ２には第１のメモリ領域に対応するアドレスと第２のメモリ領域に対応するアドレスが入力されデータ入出力部３０には第１、第２のメモリエリアから読出されたデータが交互に出力される。 - 特許庁 - When POR of a memory module 1 is performed, first parts P1a to Pna on pages P1 to Pn are read from the NAND-type flash memory 3, and written into a buffer memory 6 after prescribed error correction processing by an error correction part 7.
メモリモジュール１のＰＯＲ時に、ページＰ１〜Ｐｎの第１部分Ｐ１ａ〜ＰｎａがＮＡＮＤ型フラッシュメモリ３から読み出され、エラー訂正部７によって所定のエラー訂正処理が行われた後、バッファメモリ６に書き込まれる。 - 特許庁 - When image data from an image processing means 12 is stored from a temporarily storing means B13 to a memory 4, a smoothing means R18 is constituted with a buffer memory to suppress a temporal variance of a data rate of accessing to the memory 4.
平滑化手段Ｒ１８は、画像処理手段１２からの画像データを、一時記憶手段Ｂ１３から記憶装置４に記憶させる際、バッファメモリを有して構成し、記憶装置４へアクセスするデータレートの時間的変化を抑制する。 - 特許庁 - Data from a host apparatus 50 is thus transmittable to a nonvolatile memory 42 via the expansion bus I/F 30, thus providing the hybrid drive with the extended memory that is less susceptible to data transmission requirements of a buffer memory 14 side and has high convenience.
ホスト機器５０側からのデータを拡張バスＩ／Ｆ３０経由で不揮発性メモリ４２に転送可能として、バッファメモリ１４側のデータ転送要件に左右されない利便性の高い拡張メモリ付きハイブリッドドライブを提供する。 - 特許庁 - When image data from the image processing means 12 is stored from a temporarily storing means C14 to the memory 4, a smoothing means M19 is constituted with the buffer memory to suppress a temporal variance of a data rate of accessing to the memory 4.
平滑化手段Ｍ１９は、画像処理手段１２からの画像データを、一時記憶手段Ｃ１４から記憶装置４に記憶させる際、バッファメモリを有して構成し、記憶装置４へアクセスするデータレートの時間的変化を抑制する。 - 特許庁 - A disk drive control part 5b controls the disk device 28 to perform recording and reproducing the video data therein by time-sharing, and also controls timing for reading the video data from the buffer memory 23 as an input buffer means and an output buffer means.
ディスクドライブ制御部５ｂは、上記ディスク装置２８における上記映像データの記録と、再生とを時分割に行わせると共に、入力バッファ手段及び出力バッファ手段としてのバッファメモリ２３からの上記映像データの読み出しタイミングを制御する。 - 特許庁 - When the key repeat state is set, the CPU 10 writes the image data in the image memory 22 to the image buffer 20a while the key repeat state continues, processes the image data in the image buffer 20a for a reduction display purpose and writes the processed data to a different address of the display image buffer 20b.
キーリピート状態の場合、ＣＰＵ１０は、キーリピート状態が続く間、画像メモリ２２の画像データを順次、画像バッファ２０ａに読み込み、画像バッファ２０ａの画像データを縮小表示用に処理して表示画面バッファ２０ｂの異なる位置に書き込む。 - 特許庁 - It is detected whether the recording equipment has a buffer under-run preventing function or not and when it is judged the equipment has the buffer under-run preventing function, the recording data are transmitted to the recording equipment without storing the recording data on a host buffer memory provided in the host equipment.
記録機器がバッファアンダーラン防止機能を有するか否かを検出し、バッファアンダーラン防止機能を備えていると判断された場合には、ホスト機器に設けられているホストバッファメモリーに記録データを記憶させることなく記録機器へ記録データを送信する。 - 特許庁 - The data transfer apparatus 30 executes a reading process of reading each pixel data specified by the coordinate in the column direction and the coordinate in the row direction calculated by the CPU 20 from the image memory 10 to transfer the readout pixel data to the buffer memory 40, and a writing process of transferring the pixel data stored in the buffer memory 40 to the image memory 10 as the pixel data composing the second image.
データ転送装置３０は、ＣＰＵ２０が計算した列方向の座標及び行方向の座標により特定される各画素データを画像メモリ１０から読み出してバッファメモリ４０に転送する読み出し処理と、バッファメモリ４０に格納された画素データを第２の画像を構成する画素データとして画像メモリ１０に転送する書き込み処理を行う。 - 特許庁 - This address buffer of a flash memory is provided with a buffer section buffering an external address, a code storing section storing a code selecting a memory sector of a flash memory, and a setting section outputting internal addresses IA17 and IA18 selecting a memory sector by a code outputted from the code storing section and by a sector selecting address in the external address.
本発明に係るフラッシュメモリのアドレスバッファは、外部アドレスをバッファリングするバッファ部と、フラッシュメモリのメモリセクタを選択するコードを記憶するコード記憶部と、コード記憶部から出力されるコードと前記外部アドレス中のセクタ選択アドレスによってメモリセクタを選択する内部アドレスＩＡ１７及びＩＡ１８を出力する設定部とを備えることを特徴とする。 - 特許庁 - The data transfer device 30 performs read processing for reading from the image memory 10 respective pixel data specified by the coordinates, in the column direction and in the row direction, calculated by the CPU 20 and transferring the read pixel data to a buffer memory 40, and write processing for transferring the pixel data stored in the buffer memory 40 to the image memory 10 as pixel data constituting the second image.
データ転送装置３０は、ＣＰＵ２０が計算した列方向の座標及び行方向の座標により特定される各画素データを画像メモリ１０から読み出してバッファメモリ４０に転送する読み出し処理と、バッファメモリ４０に格納された画素データを第２の画像を構成する画素データとして画像メモリ１０に転送する書き込み処理を行う。 - 特許庁 - A block selection address BA shown to select the memory block is latched, and data are output when one memory block of a plurality of the memory blocks is operated and in non-operation time by making the output the activation signal of the output buffer of the memory block.
メモリブロックが選択されたことを示すブロック選択アドレスＢＡをラッチし、その出力をメモリブロックの出力バッファの活性化信号とすることにより複数のメモリブロックのうちどれか一つのメモリブロックが動作時においても非動作時においてもデータを出力する。 - 特許庁 - An ECC processing section executes ECC processing for data which are to be distributively written into the plurality of memory regions of the nonvolatile semiconductor memory or data which have been distributively written into the plurality of memory regions, while using data being transferred between the temporary storage buffer and the plurality of memory interfaces.
ＥＣＣ処理部は、一時記憶バッファと複数のメモリインタフェースとの間で転送中のデータを用いて不揮発性半導体メモリの複数のメモリ領域へ分散して書き込まれるデータあるいは複数のメモリ領域へ分散して書き込まれたデータに関するＥＣＣ処理を実行する。 - 特許庁 - A memory array 2 including a memory cell array in which destructive read type memory cells are integrated, an address buffer 3 outputting an internal address signal corresponding to an external address signal, an address decoder 4 outputting a memory cell selection signal based on the result of decoding and a controller 5 are provided.
破壊読み出し型のメモリセルが集積されたメモリセルアレイを含むメモリアレイ２と、外部アドレス信号に対応した内部アドレス信号を出力するアドレスバッファ３と、内部アドレス信号をデコードし、デコード結果に基づいてメモリセル選択信号を出力するアドレスデコーダ４と、コントローラ５とを具備する。 - 特許庁 - A method for switching the packet comprises: a step of receiving the change to the memory mechanism 14 in a buffer 20 of the switch 10; and a step of designating the change to the memory mechanism 14 when the memory mechanism 14 receives a realization signal while the memory mechanism 14 consecutively operates the packet.
パケットを切り換える方法は、スイッチ１０のバッファ２０にて、メモリメカニズム１４に対する変更を受信する工程を具え、次に、メモリメカニズム１４が連続してパケットに作動している間、メモリメカニズム１４が実現信号を受信したとき、メモリメカニズム１４に変更を指示する工程がある。 - 特許庁 - To immediately detect area destruction without using a special memory destruction detection program when a certain task destroys the use area of another task in buffer memory management which provides common memory space to each task such as an application program and dynamically ensures or releases the memory space.
アプリケーションプログラムなどの各タスクに共通なメモリ空間を提供し動的にこのメモリ空間を確保あるいは解放するバッファメモリ管理において、あるタスクが他のタスクの使用領域を破壊した場合に、特別なメモリ破壊検知プログラムを使用せずに領域破壊を即座に検知する。 - 特許庁 - A buffer circuit mounted in a memory circuit includes: a signal input terminal; a synchronous input buffer having an input terminal coupled to the signal input terminal; and a switching circuit which selectively outputs an output signal of the synchronous input buffer or an output signal of the asynchronous input buffer according to an operational mode of the memory circuit.
本発明に係るメモリ回路に装着されたバッファ回路は、信号入力端と、信号入力端に接続された入力端を有する同期入力バッファと、信号入力端に接続された入力端を有する非同期入力バッファと、メモリ回路の動作モードによって同期入力バッファの出力信号または非同期入力バッファの出力信号を選択的に出力するスイッチング回路とを具備する。 - 特許庁 - To enable reproducing waveform data without hindrance even when a reproducing range of the waveform data stored in a buffer area, in a hard disk recorder in which waveform data of a plurality of tracks stored in a hard disk 30 are read out for each cluster, transferred to the buffer area in a buffer memory 50, waveform data for each track is read out from the buffer memory 50 for each sampling period one sample by one sample and reproduced.
ハードディスク３０に記憶されている複数トラックの波形データをクラスタ毎に読み出してバッファメモリ５０内のバッファ領域に転送し、該バッファメモリ５０からサンプリング周期毎に各トラック毎の波形データを１サンプルづつ読出して再生するハードディスクレコーダにおいて、バッファ領域に記憶された波形データの再生範囲がきわめて短い場合であっても、波形データを支障なく再生できるようにする。 - 特許庁 - A clock reproducing apparatus applies over-sampling to a detection signal to acquire a symbol value, discriminates whether or not each symbol value is the same as a preceding symbol value, stores them to a buffer memory, and detects the symbol timing on the basis of the sampling timing corresponding to the address of the buffer memory and an arithmetic value stored in the buffer.
クロック再生装置において、検波信号をオーバーサンプリングしてシンボル値を取得し、各シンボル値が、１つ前のシンボル値と同一か否かを判断するとともに、これらをバッファメモリに記憶しておき、前記バッファメモリ位置に対応する前記サンプリングタイミング及び前記バッファに蓄積された演算値に基づき、シンボルタイミングを検出する。 - 特許庁 - This dual mode address generator comprises inputs that receive a current address A, an address offset M, a buffer length L, and a control signal; and logic configured to compute a first memory address for a buffer with an implied lower boundary and a second memory address for a buffer with an implied higher boundary response to the A, M, and L.
現在アドレスＡ、アドレスオフセットＭ、バッファ長Ｌおよび制御信号を受信する入力と、Ａ、Ｍ、およびＬに応じて、暗示下限境界を有するバッファの第１のメモリアドレスと暗示上限境界を有するバッファの第２のメモリアドレスとを計算するように構成された論理とを含むデュアルモードアドレス生成器が提供される。 - 特許庁 - Normal data to be reproduced and the lowest transfer rate table in which the lowest transfer rate which can be reduced within a range without causing under-flow in the buffer memory part for respective capacity of the buffer memory part used for a reproducing apparatus and having a plurality of buffer capacity is recorded are recorded in a read-in region Din of the optical disk.
再生すべき通常データと、再生装置に用いられ、複数のバッファ容量を有するバッファメモリ部のそれぞれの容量に対して前記バッファメモリ部がアンダフローを生じない範囲で低下させることができる最低転送レートが記録されている最低転送レートテーブルとを光ディスクのリードイン領域Ｄｉｎに記録しておく。 - 特許庁 - The data transfer unit is provided with a read buffer for temporarily holding data read from a memory, holds the data in the read buffer, continuously reads image data of a same color when the data is read from the read buffer, eliminates an increase of an access time in reading the data from a different address of a memory, and prevents the unnecessary disconnect and retry process.
メモリから読み出されたデータを、一時的に保持するためのリードバッファを備え、該リードバッファにデータを保持すると共に、リードバッファからデータを読み出す際、同じ色の画像データは連続して読み出し、メモリの異なるアドレスからデータを読み出す際のアクセス時間の増加を無くし、不要なディスコネクトやリトライ処理を回避するデータ転送装置を提供するものである。 - 特許庁 - The sub filters h_0, h_1 respectively store a multiplication result to state buffer memories 15, 16, an output buffer memory 17 stores arithmetic outputs of the sub filters h_0, h_1 and memory addresses of the state buffer memories 15, 16 or the like are designated to obtain a sampling rate conversion output via the thinning switch 12.
サブフィルタｈ_０、ｈ_１では乗算結果を状態バッファメモリ１５、１６に各々記憶し、サブフィルタでは演算結果を状態バッファメモリに記憶し、サブフィルタｈ_０、ｈ_１の演算出力を出力バッファメモリ１７に記憶し、且つ状態バッファメモリ１５、１６等のメモリアドレスを指定する事で、間引きスイッチ１２を介しサンプリングレート変換出力を得る事ができる。 - 特許庁 - An input/output request and transfer data from a high-order device 100 are exchanged through a host interface 120 and a buffer memory 150.
上位装置１００からの入出力要求および転送データはホストインタフェース１２０とバッファメモリ１５０を介して送受信される。 - 特許庁 - When the copy source disk 90 is placed, a system controller 11 reads out the auxiliary data so as to be retained in a buffer memory RAM 13.
但し、メモリＴＯＣではバッファメモリのメインデータエリアにおけるファイルのアドレスを管理すると共に、各ファイルのコピーステータスが記憶されている。 - 特許庁 - An error check code adding/detecting part 25 adds an error correction code to the compressed and distributed SDI data, and writes the resultant data into the buffer memory 26.
エラーチェックコード付加／検出部２５は、圧縮され分配されたＳＤＩデータにエラー訂正符号を付加し、バッファメモリ２６に書き込む。 - 特許庁 - An echo check code adding/detecting part 25 adds an error correction code to the compressed distributed SDI data, and writes the same into a buffer memory 26.
エラーチェックコード付加／検出部２５は、圧縮され分配されたＳＤＩデータにエラー訂正符号を付加し、バッファメモリ２６に書き込む。 - 特許庁 - Encryption circuits 41 and 42 are provided between a buffer control unit 20 and memory control units 51 and 52, and encrypt and decrypt user data.
暗号回路４１，４２は、バッファ制御部２０とメモリ制御部５１，５２との間に備えられ、ユーザデータを暗号化及び複合化する。 - 特許庁 - A self buffer memory 12 stores the ATM cell switched by an ATM switching function part 11 at every PHY layer function part 2.
セルバッファメモリ１２は、ＡＴＭスイッチング機能部１１によりスイッチングされたＡＴＭセルを、各ＰＨＹレイヤ機能部２毎に格納する。 - 特許庁 - To reduce the storage capacity of a buffer memory for storing image data in an image data processing apparatus applying a rotation process to the image data.
画像データに回転処理を施す画像データ処理する装置において、画像データを格納するバッファメモリの記憶容量を削減する。 - 特許庁 - Pixel data 105 of the image to be transmitted stored in a buffer memory are outputted in the order denoted by the scan signal 103.
バッファメモリに蓄積されている伝送画像１０４の画素データ１０５がスキャン信号１０３で示される順序で出力される。 - 特許庁 - A map drawing unit 106, on the basis of map data stored in a buffer memory 104, draws the map image with the set reduced scale.
地図描画部１０６は、バッファメモリ１０４に記憶された地図データに基づいて、設定された縮尺の地図画像を描画する。 - 特許庁 - A DVD-ROM data decoding processor 30 comprises a DVD-ROM reproduction unit 32 and a buffer memory 34.
ＤＶＤ−ＲＯＭデータの復号処理装置３０は、ＤＶＤ−ＲＯＭ再生ユニット３２と、バッファメモリ３４とから構成されている。 - 特許庁 - To avoid overflow of a receiving buffer of an interface controller in memory access where a plurality of response packets are generated to one request.
１つのリクエストに対して複数のレスポンスパケットが発生するメモリアクセスにおいて、インタフェースコントローラの受信バッファのオーバーフローを回避する。 - 特許庁 - To provide a frame memory controller that can achieve image compensation processing of a plurality of lines for data read out from a frame buffer.
フレームバッファ読出しデータに対して複数ラインの画像補整処理を実現することが可能なフレームメモリ制御装置を提供する。 - 特許庁 - This cash register is provided with a buffer holding codes generated by inputting from an input means in order and the journal memory for storing the journal data.
入力手段からの入力により発生するコードを順次保持するバッファと、ジャーナルデータを蓄積するジャーナルメモリとを設ける。 - 特許庁 - A memory information setting circuit 11 has a tristate buffer setting the bit width and the number of wait cycles of the boot ROM 3 to an input terminal.
メモリ情報設定回路１１は、入力端子にブートＲＯＭ３のビット幅,ウエイトサイクル数が設定されたトライステートバッファを有する。 - 特許庁 - The memory device also comprises a first metal wiring 13 formed on the insulating film, and a first buffer film 14 covering the wiring 13.
第２層間絶縁膜上には第１金属配線１３を形成し、この第１金属配線１３を第１バッファ膜１４が覆う。 - 特許庁 - The control section 16 performs display processing of a background image stored in the buffer memory 14 together with display processing of the operation menu.
制御部１６は、操作用画面の表示処理と共に、バッファメモリ１４に格納された背景画像の表示処理を実行する。 - 特許庁 - Still image photographing processing is started (S104), and still image data of an object imaged by a CCD are temporarily stored in a buffer memory.
また、静止画撮影処理を開始し（Ｓ１０４）、ＣＣＤにより撮像された被写体の静止画データをバッファメモリに一時保存させる。 - 特許庁 - Each time encoded data of 256 bytes are stored, writing and reading of the toggle buffer 107 are alternated and read-out encoded data are transferred to a memory 114.
256バイトの符号化データが蓄積される毎に、トグルバッファ107の書込、読出が切り替わり、読み出された符号化データがメモリ114に転送される。 - 特許庁 - A cell counter 14 counts the ATM cells at every PHY layer function part 2 stored in the cell buffer memory 12 as the number of stand-by cells.
セルカウンタ１４は、セルバッファメモリ１２に格納された各ＰＨＹレイヤ機能部２毎のＡＴＭセルを待機セル数としてカウントする。 - 特許庁 - Then area sequential data are read from the buffer areas 13A, 13B and transferred by means of direct memory access (DMA) to a display signal processing section 112.
次いで、バッファ領域１３Ａ，１３Ｂからは、面順次データが読み出されディスプレイ信号処理部１１２にＤＭＡ転送される。 - 特許庁 - An information recognition part 24 recognizes digital content information stored in a multi-temporary buffer memory 22 and outputs recognition information I24.
情報認識部２４は、マルチテンポラリ・バッファメモリ２２に格納されたデジタルコンテンツ情報を認識して認識情報Ｉ２４を出力する。 - 特許庁 - An echo check code adding/detecting part 25 adds an error correction code to the compressed distributed SDI data and writes the same into a buffer memory 26.
エラーチェックコード付加／検出部２５は、圧縮され分配されたＳＤＩデータにエラー訂正符号を付加し、バッファメモリ２６に書き込む。 - 特許庁 - To provide a communication terminal provided with a redialing function that can effectively utilize a storage capacity of a redial buffer memory by avoiding the same destination number from being stored in duplicate.
同じ発呼先番号が重複的に記憶されないようにして、リダイヤルバッファメモリの記憶容量の有効利用化を図る。 - 特許庁 - The image file is previously read into a buffer memory so as to dispense with access to the recording medium for display.
画像ファイルは予めバッファメモリに読み出しておくことで、表示に際して記録媒体へのアクセスを行う必要がないようにする。 - 特許庁 - An image processing ASIC 206 applies image processing to the digital image data and stores the processed data to an 'image 1' area of a buffer memory 207.
ディジタル画像データは画像処理用ＡＳＩＣ２０６で画像処理され、バッファ用メモリ２０７の「画像１」用領域に格納される。 - 特許庁 - When receiving the next prefetch command before receiving a read request in the prefetch buffer, the SDRAM memory controller 110 abandons the data.
ＳＤＲＡＭメモリコントローラー１１０は、プリフェッチバッファ内のリード要求を受信する前に次のプリフェッチコマンドを受信すると、データを破棄する。 - 特許庁 - An A/D(analog/digital) converter 10 subjects a frame signal of the selected video signal to A/D conversion and sequentially stores the signal into a buffer memory 12.
選択された映像信号の１フレーム信号をＡ／Ｄ変換器10によってＡ／Ｄ変換して、バッファメモリ12に順次記憶する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
