「buffer memory」を含む例文一覧(3204)

＜前へ 1 2 .... 19 20 21 22 23 24 25 26 27 .... 64 65 次へ＞
  • Without any interrupt to the CPU, waveform data stored in the NAND-type flash memory are read out in units of page to supply a buffer of a waveform memory with waveform sample data.
    ＣＰＵへの割り込み無しで、ＮＡＮＤ型フラッシュメモリに格納した波形データのページ単位での読出しを行い、波形メモリのバッファにサンプル補充ができるようにする。 - 特許庁
  • Without any interrupt to the CPU, waveform data stored in the NAND-type flash memory are read out in units of page to supply a buffer of a waveform memory with waveform sample data.
    ＣＰＵへの割込み無しで、ＮＡＮＤ型フラッシュメモリに格納した波形データのページ単位での読出しを行い、波形メモリのバッファにサンプル補充ができるようにする。 - 特許庁
  • Note that by using the C library allocator as shown in the previous example, the allocated memory for the I/O buffer escapes completely the Python memory manager.
    上の例で示したように C ライブラリのメモリ操作関数を使うと、 I/O バッファ用に確保したメモリは Python メモリマネージャの管理から完全に外れることに注意してください。 - Python
  • The memory managing section determines the data in the stream data taken in to be held in the buffer memory until it is transferred to the stream reproducing section based on the stream reproducing position.
    メモリ管理部は、ストリーム再生位置に基づいて、取り込んだストリーム・データのうちのストリーム再生部に転送されるまでバッファメモリに保持すべきデータを決定する。 - 特許庁
  • If the predetermined quantity of data are not stored in the memory parts 110 and 111, DMA transfer is performed without using the buffer memory 104b.
    そして、メモリ部１１０及びメモリ部１１１にそれぞれ蓄積されたデータ量が所定のデータ量でないときはバッファメモリ１０４ｂを使用しないＤＭＡ転送を実行する。 - 特許庁
  • The line buffer controller 16 performs control so as to write odd-numbered pixel data in pixel data, which are outputted from the page memory 14, into the odd line buffer 18, simultaneously, to read even- numbered pixel data written in the even line buffer 20, to read the pixel data out of the odd line buffer 18 and simultaneously to write the even-numbered pixel data in the even line buffer 20.
    ラインバッファコントローラ１６は、ページメモリ１４から出力される画素データのうち、Ｏｄｄラインバッファ１８に奇数画素データを書き込むと同時にＥｖｅｎラインバッファ２０に書き込まれた偶数画素データを読み出し、Ｏｄｄラインバッファ１８から画素データを読み出すと同時にＥｖｅｎラインバッファ２０に偶数画素データを書き込むように制御する。 - 特許庁
  • When a buffer accumulation amount (b) becomes equal to or greater than an initial delay amount Di, an initial delay judgment section 10 starts transferring data (c) in the buffer memory 2 to a sampling frequency varying section 7.
    初期遅延判定部１０はバッファ蓄積量ｂが初期遅延量Ｄｉ以上になると、バッファメモリ２のデータｃを標本化周波数可変部７に転送開始する。 - 特許庁
  • A buffer management part 100 notifies a control part 103 of management information of a data buffer 101 storing data to be processed, and the management information is stored in an information management memory 107.
    バッファ管理部１００は、処理の対象となるデータが格納されているデータバッファ１０１の管理情報を制御部１０３へ通知し、情報管理メモリ１０７へ格納される。 - 特許庁
  • A trace collection device is provided with: a trace buffer for successively storing trace data generated by performing traced processing; a first pattern table; and a memory for storing a first analysis buffer.
    トレース採取装置は、被トレース処理の実行により生成されるトレースデータを順次格納するトレースバッファと、第１のパターン表と、第１の解析バッファを格納するメモリを備える。 - 特許庁
  • If necessary reference image data exist in the neighboring reference image data buffer 10 in a subsequent process, the neighboring reference image data buffer 10 is read instead of the reference image data memory 3.
    次の処理で必要な参照画像データが近傍参照画像データバッファ１０に存在すれば、参照画像データメモリ３ではなく近傍参照画像データバッファ１０を読み出す。 - 特許庁
  • A bus I/F 21C merges the decoded results written in the buffer 27A_1 (or 27A_2) and a buffer 27B_1 (or 27B_2) into 64-bit data and transfers the data to an external memory module 102.
    バスＩ／Ｆ２１Ｃは、バッファ２７Ａ_１（または２７Ａ_２）およびバッファ２７Ｂ_１（または２７Ｂ_２）に書き込まれた復号結果を６４ビットのデータにマージして外部メモリモジュール１０２に転送する。 - 特許庁
  • A reception DMA 31 transfers data stored in a reception buffer 33 to the memory 2, and detects an index corresponding to a terminal of the data read out from the reception buffer 33.
    受信DMA３１は、受信バッファ３３に記憶されたデータをメモリ２へ転送させると共に、受信バッファ３３から読み出されるデータの終端に対応する指標を検出する。 - 特許庁
  • A data access circuit 10 includes: an M-bit buffer (M≥n+m, M: a positive integer) for storing data read from the memory; and a pointer management section for managing the pointers of the M-bit buffer.
    データアクセス回路１０は、メモリから読み出されたデータが格納されるＭ（Ｍ≧ｎ＋ｍ、Ｍは正の整数）ビットバッファと、Ｍビットバッファのポインタを管理するポインタ管理部とを含む。 - 特許庁
  • The access speed can be accelerated by performing in parallel data transfer of the nonvolatile memory section and the buffer section in the interleave operation and data transfer of the buffer section and the outside.
    前記インタリーブ動作における不揮発性メモリ部とバッファ部のデータ転送と、バッファ部と外部とのデータ転送が並列化されることによりアクセス速度の高速化を実現することができる。 - 特許庁
  • To avoid the deterioration of performance of a storage device even in an access with uneven writing or reading of data in a buffer memory adapting a dual ring buffer method as data structure.
    データ構造としてデュアル・リングバッファ方式を採るバッファメモリにおいて、データの書き込みまたは読み出しに偏ったアクセスが行われる場合にも、記憶装置におけるパフォーマンスの悪化を回避する。 - 特許庁
  • A band not being transmitted in advance stores the data of the band received from a host computer in a memory functioning as a ring buffer and reads the data from a ring buffer area in DMA (S311).
    先行して伝送する必要のないバンドは、バンドのデータをリングバッファとして機能するメモリにホストコンピュータから受信して格納し、リングバッファエリアからデータをＤＭＡリードする（Ｓ３１１）。 - 特許庁
  • To provide a method and a system for packet buffer management, which make maximum use of the hardware resources of a buffer memory and are suitable for the set number of physical ports for use or class of service (CoS) areas.
    バッファメモリのハードウェアリソースを最大限に活用することを可能とし、設定された使用物理ポート数あるいはサービスクラス（ＣｏＳ）領域数に最適なパケットバッファ管理を提供する。 - 特許庁
  • An auxiliary precharging circuit 10 is installed with respect to a memory cell array part 1, a precharging circuit 4, in which an I/O data bus T and an I/O data bus B as well as a data bus are charged to a VDD level, a write buffer 5, and a read buffer 6.
    メモリセルアレイ部１、Ｉ／ＯデータバスＴ，Ｂ、データバスをＶＤＤレベルに充電するプリチャージ回路４、ライトバッファ５、リードバッファ６に対し、補助プリチャージ回路１０を設ける。 - 特許庁
  • Thus, it is not necessary to provide an FIFO buffer exclusively for the input/output circuit by a buffer realized of an in-chip memory and the FIFO control circuit, and the chip area and the costs can be reduced.
    メオンチップメモリとＦＩＦＯ制御回路で実現されるバッファにより入出力回路専用のＦＩＦＯバッファが不要になり、チップ面積を縮小でき、コスト低減が可能になる。 - 特許庁
  • At the time of writing the picture data in the buffer block for the first time, the memory controller 12 stores and manages the data, and writes the initial data in the buffer block, and then writes the picture data.
    初めて画像データをバッファブロックに書き込もうとする場合、メモリコントローラ１２は、これを記憶・管理し、このバッファブロックに、まず、初期データを書き込んでから、画像データを書き込む。 - 特許庁
  • To provide a method and device for control which convert the memory constitution of a buffer of a data storage system by access patterns of respective data so that the use efficiency of the buffer is optimized.
    データ記憶システムにおけるバッファの利用効率を最適化するように、各々のデータのアクセスパターン毎にバッファのメモリ構成を変換する制御方法および制御装置を提供する。 - 特許庁
  • In main processing, a model code stored in an identification code memory is set to a maximum opening number-of-times transmission first buffer and a maximum opening number-of-times transmission second buffer first (S200).
    メイン処理においては、まず、最大開放回数送信第１バッファおよび最大開放回数送信第２バッファに識別コードメモリに記憶される機種コードを設定する（Ｓ２００）。 - 特許庁
  • The data read from the memory cell array is stored in the buffer register, together with the check bit and is then decoded overwritten to the buffer register as correctly read data for outputting to the outside.
    メモリセルアレイから読み出されたデータはチェックビットと共にバッファレジスタに格納され、その後デコードされて正しい読み出しデータとしてバッファレジスタに上書きされた後、外部に出力される。 - 特許庁
  • The image memory control part 102 performs control for writing the output of the rendering data expansion part 101 to a frame buffer 106 and reading out the information recorded in the frame buffer 106.
    画像メモリ制御部１０２は、描画データ展開部１０１の出力を、フレームバッファ１０６に書込み、フレームバッファ１０６に記録した情報を読出すための制御を行なう。 - 特許庁
  • The mechanism then performs a direct memory access transfer to the segment of the input buffer that contains the computation result and then performs a computation to the next segment of the input buffer.
    次に、この機構は、入力バッファのうちで計算結果を含むセグメントに対して直接メモリ・アクセス転送を実行し、次に、入力バッファの次のセグメントに対して計算を実行する。 - 特許庁
  • The switch control unit 30 turns off the switching devices of the input buffer BUFI and the output buffer BUFO based on the chip select signals SEL while the other circuits get access to the memory.
    スイッチ制御部３０は、チップセレクト信号ＳＥＬにもとづき、他の回路がメモリにアクセスする間、各入力バッファＢＵＦＩならびに出力バッファＢＵＦＯのスイッチ素子をオフする。 - 特許庁
  • Buffer memories 28 and 30 of two systems independent in bus are provided between the hard disk 36 and waveform memory 22, and the waveform data are transferred from the hard disk 36 to those buffer memories alternately.
    ハードディスク３６と波形メモリ２２との間に、バスの独立した２系統のバッファメモリ２８，３０を設け、ハードディスク３６からこれらバッファメモリに波形データを交互に転送する。 - 特許庁
  • The disk drive device 11 which reads data from an optical disk 17 based on a request from a host computer 18 and transmits the data to the host computer 18 with an incorporated memory 15b as a data buffer is provided with a memory extension connector 12 for installing an extension memory 13 performing a data buffer function in cooperation with the incorporated memory 15b from outside a casing.
    ホストコンピュータ１８からの要求に基づいて光ディスク１７からデータを読み取り、内蔵メモリ１５ｂをデータバッファとしてホストコンピュータ１８に送出するディスクドライブ装置１１において、内蔵メモリ１５ｂと共同してデータバッファ機能を行なう増設メモリ１３を、筐体の外部から装着するためのメモリ増設コネクタ１２を備えるようにしている。 - 特許庁
  • It is characterized to comprises a storing means 12 which encodes input data in each block, and stores created coded symbols in an external memory device 14, and a means 16 which transfer coded symbols necessary for convolutional coding from the external memory device 14 to a memory buffer 18, and a means 20 which carries out convolutional coding of the coded symbols arranged in the memory buffer 18.
    入力データをブロック毎に符号化し、生成された符号化シンボルを外部記憶装置１４に蓄積する手段１２と、畳み込み符号化に必要な符号化シンボルを、外部記憶装置１４からメモリバッファ１８に転送する手段１６と、メモリバッファ１８内に配置された符号化シンボルを畳み込み符号化する手段２０とを備えた符号化装置１０。 - 特許庁
  • When a memory processing request is issued from a processor 10, a cache control circuit 280 retrieves both of the cache tag memory 260 and the cache tag buffer 270, and in the case that a target cache block is present in the cache tag buffer 270, a cache data memory 250 is accessed by using the information of the cache block without waiting for the retrieved result of the cache tag memory 260.
    キャッシュ制御回路２８０は、プロセッサ１０からメモリ処理要求が発行された際に、キャッシュタグメモリ２６０とキャッシュタグバッファ２７０の両方を検索し、キャッシュタグバッファ２７０に目的のキャッシュブロックが存在する場合、キャッシュタグメモリ２６０の検索結果を待たずに、該キャッシュブロックの情報を使用してキャッシュデータメモリ２５０をアクセスする。 - 特許庁
  • When overwriting new data in a flash memory 1 with prerecorded data, a controller 5 pre-reads the data from the flash memory 1 with prerecorded data while recording the new data received from an external device on a buffer 2 or a buffer 3, and transfers the data to a refuge buffer 10.
    既にデータが記録されているフラッシュメモリ１に、新しいデータを上書きする場合、コントローラ５は、外部装置から受け取った新しいデータがバッファ２，またはバッファ３に記録されている間に、既にデータが記録されているフラッシュメモリ１から該データを先読みし、退避用バッファ１０に転送するようにした。 - 特許庁
  • One or more processes which require a buffer consecutive area on the memory are represented by a group of process names, a combination of processes not executed in parallel among the processes is represented by an exclusive relation, and one or more memory range candidates available for the processes as the buffer are represented by buffer allocation information BAI.
    バッファ用連続領域をメモリ上に確保する必要のある１以上の処理を処理名の集合で表し、それら処理間で並列実行されない処理の組合せを排他関係で表し、処理がバッファとして利用可能な１つ以上のメモリ範囲候補をバッファ割り当て情報ＢＡＩで表す。 - 特許庁
  • When a command for recording a still image is received at an operation input section 25, a control section 26 selects a buffer memory 21 for storing image data corresponding to the motion picture displayed at a display section 16 among three buffer memories 21, and supplies an output select signal indicative of that buffer memory 21 to a selector 22.
    制御部２６は、操作入力部２５により静止画像の記録の指令が受け付けられたときに、表示部１６に表示されている動画像に対応する画像データを記憶するバッファメモリ２１を、３つのバッファメモリ２１の中から選択し、そのバッファメモリ２１を表す出力選択信号をセレクタ２２に供給する。 - 特許庁
  • The controller is provided with a system interface connected electrically to a computer system, a memory interface connected electrically to the memory module, a data buffer for buffering a data, and a data compression/depression module connected electrically to the data buffer via an interactive bus to compress/depress the data stored in the data buffer.
    コントローラは、コンピュータシステムに電気的に接続されたシステムインターフェイスと、メモリーモジュールに電気的に接続されたメモリーインターフェイスと、データをバッファリングするためのデータバッファと、データバッファに記憶されたデータを圧縮/解凍するために、双方向バスを介してデータバッファに電気的に接続されたデータ圧縮/解凍モジュールとを備える。 - 特許庁
  • In the testing method for the nonvolatile memory device, test data are stored and held in a buffer in the semiconductor memory device when a test is conducted instead of loading the test data from outside each time memory cells are programmed.
    本発明の不揮発性メモリ装置のテスト方法は、テスト時に、メモリセルがプログラムされるとき毎にテストデータを外部からローディングしてくる代わりに、テストデータを半導体メモリ装置の内部のバッファに貯蔵して置く。 - 特許庁
  • When the mobile terminal whose memory can be allocated to data storage or program execution runs out of memory used as a print buffer during printing, the memory for executing the program is automatically increased to execute printing.
    メモリをデータ記憶用、プログラム実行用に任意に割り当て可能な携帯端末において、印刷実行時に印刷バッファとして使用するメモリが足りない場合、自動でプログラム実行用メモリを増やし印刷を実行する。 - 特許庁
  • Memory banks (BNK0-BNK3) have nonvolatile memory sections (FARY0-FARY3) and two buffer sections (BMRYi(L), BMRYi(R)) which can store respectively information of an access unit of the nonvolatile memory section.
    メモリバンク（ＢＮＫ０〜ＢＮＫ３）は不揮発性メモリ部（ＦＡＲＹ０〜ＦＡＲＹ３）と前記不揮発性メモリ部のアクセス単位の情報を夫々格納可能な２個のバッファ部（ＢＭＲＹｉ（Ｌ）、ＢＭＲＹｉ（Ｒ））とを有する。 - 特許庁
  • While receiving the element of the data block, the interface logic decides repeatedly a free memory capacity of the buffer memory, if the free memory capacity is lower than a prescribed threshold value, a block transfer is stopped temporarily.
    データ・ブロックの要素を受信している間、インタフェース・ロジックは、メモリ・バッファの空きメモリ容量を繰り返し決定し、空きメモリ容量が所定のしきい値を下回るときにブロック転送を一時的に停止する。 - 特許庁
  • The memory controller receives data in sector units, and transfers the sector data to the NAND flash memory directly or via a buffer memory depending on the sector address.
    メモリーコントローラーは、ホストからセクターの単位でデータを受信し、セクターアドレスに応じて、バッファーメモリーを経由してセクターデータを前記ＮＡＮＤフラッシュメモリーに転送したり、前記ＮＡＮＤフラッシュメモリーにセクターデータを直接に転送したりする。 - 特許庁
  • A controller 11 performs control for storing thumbnail data generated from the stream data in the first storage area 31a of the buffer memory 10, and make the stream data stored in the second storage area 31b of the buffer memory 10 when stream data are reproduced.
    コントローラ１１は、ストリームデータの再生時に、バッファメモリ１０の第１の記憶領域３１ａに該ストリームデータから生成されたサムネールデータを格納させ、バッファメモリ１０の第２の記憶領域３１ｂに該ストリームデータを格納させるよう制御する。 - 特許庁
  • Next, in response to this instruction, the buffer memory is configured so as to give the number of image frames corresponding to the discontinuity in the numbering of image frames, and the image frames to be given by the buffer memory are used in a decoding process.
    次に、この指示に応答して、上記のバッファメモリを、画像フレームの番号付けにおける不連続に対応する数の画像フレームを与えるように構成し、このバッファメモリによって与えられる画像フレームを復号プロセスにおいて使用する。 - 特許庁
  • When the capacity value Ma is less than the imagined capacity Mo, a buffer memory B24 having a shortage capacity Mb (=Mo-Ma) is set in a memory 23 provided in the host device 2, and the two buffer memories A and B are integrated to be managed in a unified manner.
    容量値Ｍａが想定容量Ｍｏ未満のとき、ホスト装置２が有するメモリ２３内に不足分の容量Ｍｂ（＝Ｍｏ−Ｍａ）を持つバッファメモリＢ２４を設定し、２つのバッファメモリＡ，Ｂを統合して一元的に管理する。 - 特許庁
  • In the case of hot plug exchange, data stored on the cache or buffer being an exchange object member are temporarily saved on a main memory and after the exchange object member is exchanged, the data saved on the main memory are written back to the cache or the buffer being the exchange object member.
    ホットプラグ交換時に、交換対象部材のキャッシュあるいはバッファに格納されているデータを、一時的にメインメモリに退避し、交換対象部材の交換後、メインメモリに退避したデータを交換対象部材のキャッシュあるいはバッファに書き戻す。 - 特許庁
  • To prevent a normal data from being lost by overwriting an erroneous data in a buffer memory, and enhance reliability of a disk device, in the disk device provided with a serial interface and for inputting and outputting the data through the buffer memory.
    シリアルインタフェースを備え、バッファメモリを経由してデータの入出力を行うディスク装置で、バッファメモリにおいて正常データがエラーデータで上書きされることによるデータの消失を防ぐことを可能とし、ディスク装置の信頼性を高めること。 - 特許庁
  • The network player stores content data being received in a buffer memory and measures a data transfer rate of the content data being received based on increase/decrease in the amount of data stored in the buffer memory (S4) and until a predetermined time is elapsed (S5:NO), this measurement is repeated.
    ネットワークプレーヤは、受信中のコンテンツデータをバッファメモリに記憶し、バッファメモリに記憶されるデータ量の増減に基づいて受信中のコンテンツデータのデータ転送速度を計測し（Ｓ４）、所定時間が経過するまで（Ｓ５でＮＯ）、この計測を繰り返す。 - 特許庁
  • To provide a packet processing unit that controls its output packet number per unit time to be a threshold or lower, so as to reduce aborted packets by a post-stage packet processing unit and effectively utilizes a buffer memory by minimizing data quantity stored in the buffer memory.
    パケット処理装置から単位時間当たりに出力されるパケット数をある閾値以下になるように制御して後段のパケット処理装置でのパケット廃棄を減らし、かつバッファメモリに溜まるデータ量を最小にしてメモリの有効活用を図る。 - 特許庁
  • The reproduction standard model contains: a pickup reading real time data from the disk-like information recording medium; a buffer memory temporarily holding the real time data read by the pickup; and a decoding module reading the real time data from the buffer memory for processing.
    再生標準モデルは、ディスク状情報記録媒体からリアルタイムデータを読み出すピックアップと、ピックアップにより読み出されたリアルタイムデータを一時的に保持するバッファメモリと、バッファメモリからリアルタイムデータを読み出して処理する復号モジュールとを含む。 - 特許庁
  • Then, the development processing of data is started in a timing capable of preventing the generation of the reception invalidity of input print data due to the shortage of the dead capacity of the buffer memory 3 or the over necessary quantity of the storage capacity of the buffer memory 3 based on the judged result.
    この判別結果に基づいて、バッファメモリ３の空き容量が不足することによる入力プリントデータの受信不能やバッファメモリ３の記憶容量の必要量が過大になることを生じないタイミングでデータの展開処理を開始する。 - 特許庁
  • When normal reading is set (S1:YES), reading processing is continued after securing a space area in a buffer memory for temporarily storing read image data if there is no space area in the buffer memory and reading processing is interrupted.
    通常読取が設定された場合には（Ｓ１：ＹＥＳ）、読み取った画像データを一時的に記憶しておくバッファメモリに空き領域がなくなり、読取処理が中断された場合、バッファメモリに空き領域ができた時点で読取処理を続行する。 - 特許庁
  • When a CPU starts an input/output operation by an actual size mode, image string data obtained from a reading section is written into a line buffer memory by each one row and at least one row of the data already written is maintained in the line buffer memory (S3).
    ＣＰＵは、等倍モードによる入出力処理を開始すると、読取部から得られた画像列データを一列ごとにラインバッファメモリに書き込ませるとともに、既に書き込み完了された少なくとも一列をラインバッファメモリ内に保持させる（Ｓ３）。 - 特許庁
＜前へ 1 2 .... 19 20 21 22 23 24 25 26 27 .... 64 65 次へ＞

例文データの著作権について