「buffer memory」を含む例文一覧(3204)
＜前へ 1 2 .... 20 21 22 23 24 25 26 27 28 .... 64 65 次へ＞- After the point of time of finishing recording the streams to the recording medium 104a, the streams are transferred to a recording medium 104b to be recorded from the streams stored in the buffer memory 106b at the point of time while continuously storing streams in the buffer memory 106b.
記録媒体１０４ａへの記録終了時点以降、バッファメモリ１０６ｂへのストリーム蓄積を継続しつつ、ストリーム該時点においてバッファメモリ１０６ｂに蓄積されているストリームから記録媒体１０４ｂに転送し、記録する。 - 特許庁 - An output image data generator is equipped with a buffer memory 26 which stores once a part of an inputted original image data, and an interpolation computing part 27 which generates the picture element data of an interpolating picture element by interpolating computation based on the original image data stored in the buffer memory 26.
入力される元画像データの一部を一時記憶するバッファメモリ２６を備えるとともに、バッファメモリ２６に記憶されている元画像データに基づいて、補間画素の画素データを補間演算によって生成する補間演算部２７を備える。 - 特許庁 - The transfer conciliator performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to transfer requests from the first and the second data transfer controllers.
転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対してバッファメモリに対する書き込み方向の転送と前記バッファメモリに対する読み出し方向の転送とを時分割制御する。 - 特許庁 - To more securely shorten a time needed to display image data recorded on a recording medium by effectively using the capacity of a buffer memory even if, for example, the number of planes of image data that the buffer memory can hold is relatively small.
例えばバッファメモリに保持可能な画像データの枚数が比較的少ない場合にもバッファメモリの容量を有効利用することで、記録媒体に記録された画像データの表示に要する時間の短縮化がより確実に図られるようにする。 - 特許庁 - When a recording error occurs (YES at #3) during data recording of a 1st disk (#2) while storing the data in a buffer memory (#1), the optical disk device ejects the optical disk after finalizing it (#4) and records the data stored in the buffer memory 9 on a spare optical disk (#5).
バッファメモリにデータを蓄積しながら（＃１）、１枚目の光ディスクのデータ記録中に（＃２）、記録エラーが発生すると（＃３においてＹＥＳ）、光ディスクをファイナライズした後（＃４）、排出して、バッファメモリ９に蓄積したデータを予備の光ディスクに記録する（＃５）。 - 特許庁 - A recording/reproducing application 22 of a host device 2 obtains a capacity value Ma of a buffer memory A17 mounted on the optical disk device 1, and compares it with an imagined capacity Mo of the buffer memory imagined to be necessary for a recording/reproducing operation of continuous data.
ホスト装置２の記録再生アプリケーション２２は、光ディスク装置１が搭載するバッファメモリＡ１７の容量値Ｍａを入手し、連続データの記録再生動作に必要と想定されるバッファメモリの想定容量Ｍｏと比較する。 - 特許庁 - Data are transferred in parallel from two independent paths by a buffer memory control unit 11 to a rewritable buffer memory 12 in which a fixed bit length is made one data unit and data units are arranged in continuous addresses, and data are written for each data unit.
定ビット長を１データ単位として連続した番地に配置した書き込み可能なバッファメモリ１２に対して、バッファメモリ制御部１１により２つ独立した経路から並列してデータを転送して、上記データ単位毎にデータの書き込みを行う。 - 特許庁 - When a sequential access pattern is detected at a data access request from a host computer 109, the number of segments of the buffer 106 is decreased to alter the buffer memory constitution so that the segment size of the buffer becomes large, thereby achieving optimum sequential access performance.
ホストコンピュータからのデータアクセス要求に対し、順次アクセスパターンを検出すると、バッファのセグメント数を減らし、バッファのセグメントサイズが大きくなるようにバッファメモリ構成を変更することにより、最適な順次アクセス性能を達成する。 - 特許庁 - The data recording device includes a CD mechanical part 14 obtaining music data recorded in a CD, a buffer memory part 15 accumulating data obtained by the CD mechanical part 14, and a control part 11 variably controlling data obtaining speed of the CD mechanical part 14 based on capacity of data accumulated in the buffer memory part 15, reading out data accumulated in the buffer memory part 15, and driving a HDD 17.
ＣＤに記録されている楽曲データを取得するＣＤメカ部１４と、ＣＤメカ部１４により取得されたデータを蓄積するバッファメモリ部１５と、バッファメモリ部１５に蓄積されたデータの容量に基づいてＣＤメカ部１４の取得速度を可変制御し、バッファメモリ部１５に蓄積されたデータを読み出してＨＤＤ１７を駆動する制御部１１と、を備える。 - 特許庁 - This recorder is provided with a first buffer memory 1 for storing an input signal, a means 2 for measuring a data occupancy amount of the first buffer memory, intermittently performs recording processing in accordance with the data occupancy amount of the first buffer memory, reproduces recorded data and detects an recording error when the recording processing is stopped, and records record data again when the recording error occurs.
入力信号を蓄積する第１のバッファメモリ１と、第１のバッファメモリのデータ占有量を測定する手段２とを備え、第１のバッファメモリのデータ占有量に応じて間欠的に記録処理を行い、記録処理の停止期間において記録データの再生処理および記録エラー検出処理を行い、記録エラーが発生した場合、記録データを再度記録する。 - 特許庁 - This device is provided with a first buffer memory 1 accumulating input signals and a means 2 measuring data occupancy quantity of the first buffer memory, the device performs record processing intermittently in accordance with data occupancy quantity of the first buffer memory, performs reproduction processing and record error detection processing of record data in a stop period of record processing, and when a record error is caused, the record data is recorded again.
入力信号を蓄積する第１のバッファメモリ１と、第１のバッファメモリのデータ占有量を測定する手段２とを備え、第１のバッファメモリのデータ占有量に応じて間欠的に記録処理を行い、記録処理の停止期間において記録データの再生処理および記録エラー検出処理を行い、記録エラーが発生した場合、記録データを再度記録する。 - 特許庁 - The control circuit controls a corresponding write buffer so as to selectively hold data supplied to the external input circuit in the corresponding write buffer during a period of time for the refresh operation and the read operation of a corresponding memory bank, and control the corresponding write buffer to supply data to the corresponding memory bank after the completion of the refresh operation and the read operation of the corresponding memory bank.
制御回路は、対応するメモリバンクのリフレッシュ動作と読み出し動作の期間に、外部入力回路に供給されたデータを対応するライトバッファに選択的に保持させる様に、対応するライトバッファを制御し、対応するメモリバンクのリフレッシュ動作と読み出し動作の完了後に、対応するメモリバンクにデータが対応するライトバッファに供給するよう制御する。 - 特許庁 - The communication apparatus comprises a data counter for determining data amount information corresponding to the amount of data remained in the buffer memory and time information corresponding to the time in which the data are stored in the buffer memory; and a notification means for notifying a communication control means that controls communication via the buffer memory of the data amount information and the time information determined by the data counter.
通信装置において、バッファメモリに残っているデータの量に対応するデータ量情報と、前記データを前記バッファメモリに格納した時刻に対応する時刻情報とを求めるデータカウンタと、前記データカウンタで求められたデータ量情報と時刻情報を、前記バッファメモリを介する通信を制御する通信制御手段に通知する通知手段と、を備えた。 - 特許庁 - A buffer circuit included in a memory circuit is equipped with a signal input terminal, a synchronous input buffer having an input terminal connected to the signal input terminal, an asynchronous input buffer having an input terminal connected to the signal input terminal, and a switching circuit outputting selectively an output signal from the synchronous input buffer or the output signal from the asynchronous input buffer according to the operation mode in the memory circuit.
本発明に係るメモリ回路に装着されたバッファ回路は、信号入力端と、信号入力端に接続された入力端を有する同期入力バッファと、信号入力端に接続された入力端を有する非同期入力バッファと、メモリ回路の動作モードによって同期入力バッファの出力信号または非同期入力バッファの出力信号を選択的に出力するスイッチング回路とを具備する。 - 特許庁 - The memory system is comprised of an LSI 100 for memory control having a fault diagnosis part 102 confirming a malfunction situation of the memory bus, and a transfer control part 101 carrying out allocation of packet data to memory buses other than the malfunctioning memory bus, and memory modules 200(1), 200(2), etc. having buffer ICs 202 recognizing the malfunction state of the memory bus, and carrying out allocation.
メモリバスの故障状況を確認する故障診断部１０２及び故障したメモリバス以外のメモリバスに対し転送するパケットデータの割り付けを行う転送制御部１０１を有するメモリ制御用ＬＳＩ１００と、メモリバスの故障状況を認識し、前記割り付けを行うバッファＩＣ２０２を有するメモリモジュール２００（１）、（２）、…よりなるメモリシステムを構築した。 - 特許庁 - A buffer device 10 is provided with: a reception circuit 110; a memory 1(120) and a memory 2(130) for storing received data 112; a control circuit 200 for controlling data write and read to/from the memory 1 and the memory 2; and a transmission circuit 150.
バッファ装置１０は、受信回路１１０と、受信したデータ１１２を記憶するためのメモリ１（１２０）及びメモリ２（１３０）と、メモリ１及びメモリ２に対するデータの書き込み及び読み出しを制御する制御回路２００と、送信回路１５０と、を含む。 - 特許庁 - The expansion memory inspection section 18 executes an "expansion state memory inspection processing" as to each of the compression conditions stored in the internal buffer 24, and selects a compression condition for providing the work memory capacity to be a permissible memory capacity or below among a plurality of the compression conditions.
展開用メモリ検査部１８では、内部バッファ２４に保持された各々の圧縮条件について「展開時メモリ検査処理」が実行され、複数の圧縮条件の中から作業メモリ量が許容メモリ量以下となる圧縮条件が選択される。 - 特許庁 - When a program C needs a block C2 in a state that a vacant block is absent in a memory buffer 13, a memory management part 16 selects a program having lower use frequency of a program A and a program B, and selects a memory block having lowest use frequency of memory use areas thereof.
メモリバッファ１３に空きブロックがない状態で、プログラムＣがブロックＣ２を必要とした場合、メモリ管理部１６はプログラムＡ及びプログラムＢのうちの使用頻度の低いほうを選び、そのメモリ使用領域の中で最も使用していないメモリブロックを選択する。 - 特許庁 - Also, a CPU is brought into wired OR connection with a configuration control section via a buffer, thereby controlling access to the flash memory.
また、ＣＰＵとコンフィグレーション制御部とがバッファを介してワイアードＯＲ接続になることで、フラッシュメモリへのアクセスを制御する。 - 特許庁 - When packets are stored in a buffer during a shaping process, data is stored in a memory unit 31 whose priority level matches that of the data.
シェーピング処理に際してバッファにパケットを格納する際は、優先度が対応するメモリ部３１に対してデータを格納する。 - 特許庁 - To attain high speed data processing in a memory controller that writes or reads data by accessing a ring buffer area.
リングバッファエリアにアクセスして、データの書込み若しくは読出しを行なうメモリ制御装置において、データ処理の高速化を図る。 - 特許庁 - To enable a parallel processing at high speed by preventing access collision while suppressing an increase in storage capacity for a buffer memory.
バッファ記憶のための記憶容量の増加を抑えつつ、アクセスの衝突を回避して高速の並列処理を可能にする。 - 特許庁 - Besides, the retry managing means 8 changes the number of times of retry by calculating time of reproducing information in the buffer memory 5.
また、リトライ管理手段８が、バッファメモリ５内の情報の再生時間を算出しリトライ回数を変更するよう構成した。 - 特許庁 - To provide a system for stocking a relatively large quantity of still image automatically in an image memory (video buffer) having a limited capacity.
限られた容量の画像メモリ（映像バッファ）に比較的多量の静止画を自動的にストックできるシステムを提供する。 - 特許庁 - A buffer memory processing part 10 stores the pulse generation phase (Pa) as the previous pulse generation time (Ta'), each time the pulse generation phase (Pa) is extracted.
バッファメモリ処理部１０はパルス発生位相（Ｐａ）の抽出毎に前回のパルス発生時刻（Ｔａ’）として保存しておく。 - 特許庁 - Next, the address for a memory is written in an address buffer 10 based on the address write command given from the CPU 4.
次に、ＣＰＵ４から供給されたアドレス書き込み命令に基づいてアドレスバッファ１０にメモリ用アドレスが書き込まれる。 - 特許庁 - A data access control part 6 additionally writes the group generated by the data processing part 3 from the buffer memory 951 to an update area 8.
データアクセス制御部６はデータ処理部３が生成したグループをバッファメモリ９５１から更新領域８に追加書き出しする。 - 特許庁 - On and after the second page, recording is performed based on the information of the color component held in the memory and the data read from the accumulation buffer.
２ページ目以降は、メモリに保持されている色成分の情報と、蓄積バッファから読み出したデータに基づき記録を行う。 - 特許庁 - To provide a page buffer of a NAND type flash memory capable of increasing a data loading speed and reducing a chip area.
データローディング速度を増加させ、かつ、チップの面積を減らすことができるＮＡＮＤ型フラッシュメモリのページバッファーを提供する。 - 特許庁 - To provide an electronic control unit and a program rewriting method, which can update a program without mounting a buffer memory.
バッファメモリを搭載することなくプログラムの更新が可能な電子制御ユニット及びプログラム書き換え方法を提供すること。 - 特許庁 - The number of times of retry is controlled in accordance with the data volume in a buffer memory to realize both the real time property and the reliability.
バッファメモリ中のデータ量に応じて、リトライ回数を制御すれば、リアルタイム性と信頼性を両立させることができる。 - 特許庁 - The scramble key buffer 61 retains the acquired pseudo random number as a scramble key, and backs up it to an internal memory 62.
スクランブル鍵バッファ６１は、取得した疑似乱数をスクランブル鍵として保持するとともに、内部メモリ６２にバックアップさせる。 - 特許庁 - A detector 14 and a level detection section 15 detect a level each signal included in the transmission signal and store the level signals to a buffer memory 16.
検波器６、レベル検出部１５は伝送信号に含まれる各信号のレベルを検出し、バッファメモリ１６に記憶する。 - 特許庁 - The data on the path 4 are compressed in a data compression circuit 7 using a readout buffer 32 for double-speed encoding in the main memory 3.
パス４のデータは、主記憶用メモリ３の倍速エンコード用読出バッファ３２を用いてデータ圧縮回路７で圧縮される。 - 特許庁 - The digital signal is compressed by a compression encoder 15, and the compressed digital signal is stored in the buffer area of a memory 14.
該デジタル信号は、圧縮エンコーダ１５により圧縮され、圧縮後のデジタル信号はメモリ１４のバッファ領域に記憶される。 - 特許庁 - The memory 3 has a plurality of prioritized buffer areas A/B corresponding to a plurality of priority levels of message classification.
メモリ３は、メッセージが分類され得る複数の優先度に対応した複数の優先度対応バッファ領域Ａ／Ｂを有する。 - 特許庁 - To provide a column address buffer device in which the column access time in an element such as a synchronous semiconductor memory can be shortened.
同期式半導体メモリ等の素子におけるカラムアクセス時間を短縮することのできるカラムアドレスバッファ装置を提供する。 - 特許庁 - The sensor unit 2 temporarily stores the pickup image inputted from the camera 3 in a buffer memory of a pickup image input part 22.
センサユニット２は、カメラ３から入力される撮像画像を一時的に撮像画像入力部２２のバッファメモリに記憶する。 - 特許庁 - To realize an output buffer circuit simultaneously satisfying many kinds of output characteristic standards and a semiconductor memory using the same.
出力特性規格を何種類も同時に満足する出力バッファ回路およびそれを用いた半導体メモリを実現する。 - 特許庁 - The transfer control device has the function of controlling the transfer rate to a transfer destination by including a large-capacity buffer memory means.
転送制御装置は、大容量のバッファメモリ手段を備えることで、転送先に対して転送レートを制御する機能を持つ。 - 特許庁 - To provide a storage system having a scheme to invalidate data stored in a buffer memory and a computer system including the same.
バッファメモリに貯蔵されたデータを無効化させるスキームを有する貯蔵システム及びそれを含んだコンピューティングシステムを提供する。 - 特許庁 - To provide an image processing unit capable of contributing to reduce the storage capacity of a reference buffer memory to be referred to in motion compensation prediction.
動き補償予測で参照される参照バッファメモリの記憶容量削減に資することが可能な画像処理装置 - 特許庁 - According to such a structure, the exclusive occupied state of the block in the shared memory can be known by the access to the exclusive access control buffer.
これにより、排他制御バッファへアクセスすることで共有メモリ内のブロックの排他的占有状態を知ることができる。 - 特許庁 - To provide a FIFO memory for a packet buffer which normally operates even when a packet size of a received packet indicates an abnormal value.
受信したパケットのパケットサイズが異常な値を示したときにも正常な動作をするパケットバッファ用FIFOメモリを提供する。 - 特許庁 - At the second bypass mode, data is transferred from the HD writing task 11 through the second buffer memory 22 without passing through HDD 10.
第２バイパスモードでは、ＨＤ書込みタスク１１からHDD１０を経由せずに第２バッファメモリ２２を介してデータを転送する。 - 特許庁 - Further, a buffer memory for temporarily storing transmission data may be provided when a data transmission destination can not receive the transmission data.
さらに，データ伝送先が伝送データの受け取りができない場合にその伝送データを一時蓄積するバッファメモリを設けてもよい。 - 特許庁 - The image data output from the output buffer memory 46 are transferred through the data bus 70 to an image output means 30.
出力バッファメモリ４６から出力された画像データはデータバス７０を介して画像出力手段３０に転送される。 - 特許庁 - A CDROM decoder 22 decodes CDROM data and writes the obtained compressed audio data in a data buffer memory 30 successively.
ＣＤＲＯＭデコーダ２２は、ＣＤＲＯＭデータをデコードし、得られた圧縮オーディオデータをデータバッファメモリ３０に順次書き込む。 - 特許庁 - The image encoding device 10 is provided with a variable-length encoding part 104, an arithmetic encoding part 142 and a shared buffer memory 112.
画像符号化装置１０は、可変長符号化部１０４と、算術符号化部１４２と、共有のバッファメモリ１１２とを備える。 - 特許庁 - When an HDC(hard disk controller) 9 discriminates data as a read error, read data discriminated as an error are stored into a buffer memory 10, and retry is carried out.
ＨＤＣ９がリードエラーと判別した場合、エラーと判別したリードデータをバッファメモリ１０に格納し、リトライを行う。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
