「buffer memory」を含む例文一覧(3203)
＜前へ 1 2 .... 32 33 34 35 36 37 38 39 40 .... 64 65 次へ＞- The information inside the control memory is expanded and referred to parallelly to the reproduction of the piece of music data after fetching one music piece data in the buffer and the next piece of music data is read from the CD-ROM and stored in the buffer.
１曲分のデータのバッファへの取り込みが終了すると、楽曲データの再生と並行して制御メモリ内の情報を伸長して参照し、次の楽曲データをＣＤ−ＲＯＭから読み出し、バッファに格納する。 - 特許庁 - A control part 14 of this apparatus preserves data in order in a corresponding part of a first direction of a buffer 13 after reading out in order data of the first direction from a memory 11 to prepare in the buffer 13 data to perform operation (h(t, r)) of former step.
制御部１４は、前段の演算（ h(t,r) ）を行うためのデータをバッファ１３に準備するため、メモリ１１から第１方向のデータを順次読みだしてバッファ１３の第１方向の該当する部分に順次保存する。 - 特許庁 - To download the data from the data distributing server, the server is requested to transfer partial data of maximum size small enough not to cause a buffer memory data to overflow with data and the transferred data are stored in the buffer.
データ配信サーバからのデータのダウンロードに際し、バッファメモリに対するデータのオーバーフローが発生しない範囲内でサーバに対して最大限のサイズの部分データの転送を要求し、転送されたデータをバッファメモリに格納していく。 - 特許庁 - To provide a digital filter the number of processing steps of which can be decreased by minimizing a buffer size, extending a filter coefficient memory and always starting a data read pointer from an extreme point of a ring buffer and to provide its processing method.
バッファサイズを最小限に抑え、フィルタ係数メモリを拡張するとともにデータ読み出しポインタを常にリングバッファの最端からスタートすることにより、処理ステップを削減するデジタルフィルタおよびその処理方法を提供する。 - 特許庁 - To provide a multiple buffer controlling method and a multiple buffer controller capable of minimizing frequent packet destruction, congestion control or the like in multiplexing a packet temporarily stored in a memory into a frame.
メモリに一時記憶されたパケットをフレームに多重化するに当たり、パケットの破棄や輻輳制御などが頻繁に行われるのを極力抑制することのできる多重バッファ制御方法及び多重バッファ制御装置を提供する。 - 特許庁 - Accordingly, even when the drawing command 12 is stored in the writing buffer 3, the CPU 1 can read out from a video memory 2 the image data except the image data corresponding the drawing command 12 stored in the writing buffer 3.
したがって、ライトバッファ３に描画コマンド１２が格納されている場合であっても、ＣＰＵ１は、ライトバッファ３に格納されている描画コマンド１２に対応した画像データ以外の画像データをビデオメモリ２から読み出すことができる。 - 特許庁 - The memory block is set to ensure an offset between the writing start position via the D1-I/F 44b and the writing start position via the buffer circuits 64 and 66 so that overwrite is not performed in the memory block.
このとき，Ｄ１−Ｉ／Ｆ４４ｂ経由の書き込み開始位置と，バッファ回路６４，６６経由の書き込み開始位置との間にオフセットを確保するようにメモリブロックを設定し，メモリブロック内で上書きをしないようにする。 - 特許庁 - Image data stored in an image memory 13 is written to a prescribed area of a buffer memory by block units, and the image data of each block is turned in the same direction as a direction in which a user wants to turn the entire image to be read.
画像メモリ１３に格納された画像データをブロック単位で、バッファメモリの所定領域に書き込み、各ブロックごとの画像データを、画像全体を回転させたい方向と同一の方向に回転させて読み出す。 - 特許庁 - Among the video image data v2 recorded in the cache memory 3, only the video image data of a frame coping with a set reproduction speed is transmitted into a buffer memory 4 and is recorded as a video image data v3 with an order for reproduction.
キャッシュメモリ３に記録されている映像データｖ２のうち、設定された再生速度に対応するフレームの映像データのみがバッファメモリ４に転送され、再生用の順序で映像データｖ３として記録される。 - 特許庁 - Plural pairs of data lines DQ, bDQ performing data transfer between a memory cell selected on a memory cell array 10 and them are arranged, and a data buffer 19 is connected to respective one end of the pairs of data line DQ, bDQ.
メモリセルアレイ１０上に選択されたメモリセルとの間でデータ転送を行う複数のデータ線対ＤＱ，ｂＤＱが配設され、データ線対ＤＱ，ｂＤＱの一端にデータバッファ１９が接続される。 - 特許庁 - When a prefetch request is issued from the CPU 1 to a network interface 100, a memory bus interface 120 moves the data from external memories 140 to 143 to a buffer memory 125 based on a designated address.
ＣＰＵ１からネットワークインタフェース１００へプリフェッチ要求を発すると、メモリバスインタフェース１２０が、指定されたアドレスに基づいて外部メモリ１４０〜１４３からバッファメモリ１２５まで該当するデータを移動しておく。 - 特許庁 - To provide a memory control device which is improved in a processing speed by giving a temporal limitation to the switching operation of a bank in a buffer when writing the data given from a CPU in a memory.
本発明は、ＣＰＵから与えられるデータをメモリへ書き込む際、バッファ内のバンクの切換動作に時間的な制限を与えることで、その処理速度を向上させたメモリ制御装置を提供することを目的とする。 - 特許庁 - As buffer memories, memories 107A and 107B are provided and simultaneously with transfer from a FIFO 109 to one of memories 107A and 107B, data are transferred from the other memory to an internal memory 102 provided inside a processor 100.
バッファメモリとしてメモリ１０７Ａ、１０７Ｂを設け、ＦＩＦＯ１０９からメモリ１０７Ａ、１０７Ｂの一方への転送と同時に他方からプロセッサ１００内に設けた内部メモリ１０２へのデータ転送を行う。 - 特許庁 - The instruction controller 10 decides whether or not there is free space in an instruction buffer storing instruction fetch data received from an L1 cache memory storing frequently used data that are stored in a main memory.
開示する命令制御装置は、メインメモリに記憶されるデータのうち利用頻度の高いデータを記憶するＬ１キャッシュメモリから受信した命令フェッチデータを保存する命令バッファに空きがあるか否かを判定する。 - 特許庁 - The ferroelectric memory device 1 is provided with a memory part 2, a sense amplifier 3, a column decoder 4, address buffers 5a and 5b, a row decoder 6, an I/O buffer circuit 7, a control circuit 8a, and an evaluation circuit part 9.
強誘電体メモリ装置１には、メモリ部２、センスアンプ３、列デコーダ４、アドレスバッファ５ａ、アドレスバッファ５ｂ、行デコーダ６、入出力バッファ回路７、制御回路８ａ、及び評価回路部９が設けられている。 - 特許庁 - A receiver extracts this identifier from the frame and using it decides a memory position (x) in a temporary buffer CM, so that the amount of frames depending on the memory position (x) is smeller than the amount (f) of the frames in the multi-frame.
この識別子は、受信器において前記フレームから抽出され、これを使用して、メモリ位置の量ｘが、前記マルチフレーム内の前記フレームの量ｆより小さい一時的バッファＣＭ内の位置を決定する。 - 特許庁 - To solve the following problem: when each of memory access requests transferred to a plurality of memory channels is independently processed, an additional buffer or a complicated circuit is required for order control processing or the like at the end of transfer.
複数のメモリチャネルに対して分割転送されるメモリアクセス要求が独立処理されることによって、転送完了時に順序制御処理等により余分なバッファや複雑回路実装が必要となる。 - 特許庁 - By switching flash memories 4, 5 through the processing of the loader software, the content (data 7b) of the flash memory 5 in the instrument 2 is copied into the flash memory 4 of the set main body 1, while making the RAM 6 function as a temporary buffer.
ローダーソフトの処理により、フラッシュメモリ４，５を切り替えながら、セット本体１のＲＡＭ６を一時バッファとして作用させ、治具２内のフラッシュメモリ５の内容（データ７ｂ）をセット本体１のフラッシュメモリ４にコピーする。 - 特許庁 - In parallel to an internal read action Int_Rd_Ope from a nonvolatile memory array Memo_Ary0 to an internal buffer memory Buffer0 in the Memo_DvN, data transfer Data_Tr_Pr_Data between the Memo_Cnt and the Memo_Dv0 can be carried out.
Ｍｅｍｏ＿ＤｖＮでの不揮発性メモリアレーＭｅｍｏ＿Ａｒｙ０から内部バッフアメモリＢｕｆｆｅｒ０への内部読み出し動作Ｉｎｔ＿Ｒｄ＿Ｏｐｅと並列に、Ｍｅｍｏ＿ＣｎｔとＭｅｍｏ＿Ｄｖ０との間のデータ転送Ｄａｔａ＿Ｔｒ＿Ｐｒ＿Ｄａｔａが可能となる。 - 特許庁 - In an electronic camera, a 'print mode' for pint-outputting a photographic picture by using an attachable and detachable memory 100 as a buffer for print is prepared in addition to a normal 'photographic recording mode' for recording the photographic picture in the attachable and detachable memory 100.
電子カメラには、撮影画像を着脱メモリ１００に記録する通常の「撮影記録モード」の他に、着脱メモリ１００をプリント用バッファとして使用してプリント出力する「プリントモード」が用意されている。 - 特許庁 - To reduce a pattern transfer time by minimizing the number of times of test pattern transfer from a buffer memory to a local memory, following a measurement sequence by a test program, and to thereby shorten the measuring time, in a function test of a semiconductor device.
半導体装置の機能テストに際して、テストプログラムによる測定シーケンスにしたがうバッファメモリからローカルメモリへのテストパターン転送回数を最小化してパターン転送時間を削減し、測定時間を短縮する。 - 特許庁 - An arithmetic part 5 executes a hidden surface elimination process to a normal polygon on the basis of a depth value and viewpoint coordinates from a viewpoint coordinate conversion processor 1, and updates a pixel memory 6 and a Z buffer memory 7.
演算部５は、視点座標変換処理装置１からの視点座標および奥行き値に基づいて、通常ポリゴンに対する隠面消去処理を行い、ピクセルメモリ６とＺバッファメモリ７とを更新する。 - 特許庁 - An image processing apparatus operates a transfer action of an I/O device←→primary storage unit (buffer memory 42) by a direct memory access controller and a transfer operation (parallel action) of the primary storage unit←→secondary storage unit (hard disc drive 48) under optimum conditions.
ＤＭＡコントローラにより入出力機器⇔１次記憶部（バッファメモリ４２）の転送動作と、１次記憶部⇔２次記憶部（ＨＤＤ４８）の転送動作（並行動作）とをそれぞれの最適条件で動作させる。 - 特許庁 - Intermittence recording of data in which a recording operation period and a recording stop period are provided alternately is performed by functions of a drive control part 6 and a microcomputer of an optical disk drive using a data memory 5X as a buffer memory.
データメモリ５Ｘをバッファメモリとして用い、ドライブ制御部６や光ディスクドライブ７のマイクロコンピュータの機能によって、記録動作期間と記録停止期間とを交互に設けるデータの間欠記録を行う。 - 特許庁 - In an optical disk device 1, when data recorded/reproduced on an optical disk 11 are moving image contents, the area of a buffer memory 17 of a predetermined capacity is set in a memory 16 to be mounted according to a used optical disk.
光ディスク装置１において、光ディスク１１に記録再生するデータが動画コンテンツであるとき、搭載するメモリ１６の中に使用する光ディスクに応じて所定容量のバッファメモリ１７の領域を設定する。 - 特許庁 - An upsampling module 314 transmits a notification signal to a DMA (Direct Memory Access) 311 for a high-resolution line, when a DMA 313 for a low resolution line stores a background layer read from a main memory 7 into a line buffer.
アップサンプリングモジュール３１４は、低解像度ライン用ＤＭＡ３１３がメインメモリ７から読み出した背景レイヤー７２をラインバッファに格納すると、通知信号を高解像度ライン用ＤＭＡ３１１へ送出する。 - 特許庁 - After data compression conversion is applied to a received image by DMA control of a memory control section 43, the image processing apparatus performs a series of processes to transfer converted data to the HDD 48 through the buffer area of the image memory 42.
メモリ制御部４３のＤＭＡ制御により、入力画像に対してデータ圧縮変換を施した後、変換データを画像メモリ４２のバッファ領域を通してＨＤＤ４８へ転送する一連の処理を行う。 - 特許庁 - The image processing apparatus 10 successively stores form data acquired from a PC 100 and variable data in a form data ring buffer and a variable data ring buffer 32 which are respectively set in an image memory 3, synchronously reads out the form data and the variable data from the form data ring buffer 31 and the variable data ring buffer 32 and synthesizes these data by a composition processing part 4.
画像処理装置１０は、画像メモリ３に設定したフォームデータ用リングバッファ３１と可変データ用リングバッファ３２に、ＰＣ１００から取得したフォームデータと可変データをそれぞれページ順に記憶させるとともに、合成処理部４によって、フォームデータ用リングバッファ３１と可変データ用リングバッファ３２からフォームデータと可変データを同期して読出して合成する。 - 特許庁 - A continuous buffering from a signal processing means to a first buffer area (a buffer area A) is realized by saving stored data to a second buffer area (a buffer area B) to be a second capacity of a comparatively small capacity, recorded data equivalent to first capacity is made possible to be continuously transferred and recorded to a recording medium (a flash memory).
比較的小容量である第２の容量となる第２のバッファ領域（バッファエリアＢ）に格納データを退避させることで、信号処理手段から第１のバッファ領域（バッファエリアＡ）への連続的なバッファリングを実現するとともに、第１の容量分の記録データを記録媒体（フラッシュメモリ）に対して連続的に転送し記録させることができるようにする。 - 特許庁 - In the case that the write data from a host are stored in the write buffer area 221 of the buffer memory 22, a CPU 25 judges whether or not the address on the disk medium 11 overlaps as for the write data and the read cache data already stored per a segment unit in a read buffer area 222 corresponding to a pertinent segment management block on a buffer management table 270 for each segment unit.
ＣＰＵ２５は、ホストからのライトデータがバッファメモリ２２のライトバッファ領域２２１に格納された場合、そのライトデータと、リードバッファ領域２２２にセグメント単位で既に格納されているリードキャッシュデータとの間にディスク媒体１１上でのアドレスの重なりがあるか否かを、当該セグメント単位で、バッファ管理テーブル２７０上の該当するセグメント管理ブロックに従って判定する。 - 特許庁 - The image display apparatus includes an image data conversion section 2 that converts block data outputted from a JPEG decoder 1 into raster data corresponding to point sequential pixels configuring an MCU and stores the raster data to a buffer memory 3, and a mapping section 4 stores the raster data stored in the buffer memory 3 to an SDRAM 5 so that the memory mapping of the raster data corresponds to displaying purpose horizontal, vertical scanning.
ＪＰＥＧデコーダ１から出力されたブロックデータをＭＣＵを構成している画素の点順次に対応するラスタデータに変換して、そのラスタデータをバッファメモリ３に格納する画像データ変換部２を設け、マッピング部４がラスタデータのメモリマッピングが表示用水平・垂直走査に対応するように、バッファメモリ３に格納されているラスタデータをＳＤＲＡＭ５に格納する。 - 特許庁 - This method comprises a step for forming a lower electrode 202; a step for forming a colossal magnetoresistance (CMR) memory film 204 arranged on the lower electrode 202, a step for forming a memory-stable semiconductor buffer layer 206 (normally, a metal oxide) arranged on the memory film 204, and a step for forming an upper electrode 208 arranged on the semiconductor buffer layer 206.
下部電極２０２を形成するステップ、下部電極２０２の上に配置される巨大磁気抵抗（ＣＭＲ）メモリ膜２０４を形成するステップ、メモリ膜２０４の上に配置されるメモリ安定半導体バッファ層２０６（通常、金属酸化物）を形成するステップ、および半導体バッファ層２０６の上に配置される上部電極２０８を形成するステップを包含する。 - 特許庁 - An image from a plurality of cameras 1190 is stored in each buffer memory 1202, and is transmitted to an image memory 1210 whose number is smaller than the number of the cameras at a higher speed than the storage speed to the buffer memory using a transfer circuit 1203.
複数のカメラ１１９０からの画像を各バッファメモリ１２０２に格納し、上記カメラよりも少ない個数にてなる画像メモリ１２１０へバッファメモリへの格納速度より高速にて画像を転送回路１２０３で送出し、画像メモリと同数にてなるプロセッサ回路１２０５は画像メモリへの画像格納時以外の時間にて画像メモリに格納されている画像の画像処理を行うようにした。 - 特許庁 - In the case of bracket photographing, the system control part 15 inhibits the photographing operation of bracket photographing until empty capacitance required for that photographing operation is secured in the buffer memory 11 and when the empty capacitance required for the photographing operation of bracket photographing is secured in the buffer memory 11, the system control part executes control to permit the photographing operation.
システム制御部１５は、ブラケット撮影時に、ブラケット撮影の撮影動作に必要な空き容量がバッファメモリ１１に確保されるまで該撮影動作を禁止し、ブラケット撮影の撮影動作に必要な空き容量がバッファメモリ１１に確保された時点で該撮影動作を許可するように制御する。 - 特許庁 - The device stores streaming data in a buffer memory 4, and transmits the data stored in the buffer memory 4 from a network device 6 based on either a 1st transmission protocol which guarantees quality of transmission data by retransmission control or a 2nd transmission protocol which does not carry out retransmission.
上記課題を解決するべく、ストリーミングデータを送信バッファメモリ４に蓄積し、再送制御によって送信データの品質を保証する第１の送信プロトコル及び再送制御を行なわない第２の送信プロトコルのいずれかに基づいて前記バッファメモリ４に蓄積されたデータをネットワーク装置６から送信する。 - 特許庁 - Data of a block in which data to be recorded should be included is read out from an optical disk 2, and it is determined whether or not it is stored in a buffer memory 21, and the block is padded with data to be recorded to update data stored in the buffer memory 21 when data is read out from the optical disk 2, and updated data is recorded on an optical disk.
記録すべきデータを含めようとするブロックのデータが光ディスク２から読み出され、バッファメモリ２１に記憶されているか否かを判定し、光ディスク２から読み出されているときに、ブロックを記録すべきデータを含めてバッファメモリ２１に記憶されたデータを更新し、光ディスク２に記録する。 - 特許庁 - It is prevented that transfer data of full capacity or more is transferred to a buffer memory for recording by monitoring accumulation quantity of a buffer memory for recording in a recording device section side by a reproducing device section side and controlling (transfer speed control or stop control) a transfer output in accordance with its data accumulation quantity quantity (F115, F118, F120).
再生装置部側が、記録装置部側での記録用バッファメモリの蓄積量を監視して、そのデータ蓄積量に応じて転送出力をコントロール（転送速度制御又は停止制御）を行うことで（Ｆ１１５，Ｆ１１８，Ｆ１２０）、記録用バッファメモリにフル容量以上の転送データが転送されることを回避する。 - 特許庁 - The data driver block DB and the memory block MB are disposed along the direction of D1, the buffer circuit BF and the data driver DR are disposed along the direction of D2, the low address decoder RD and the memory cell array MA are disposed along the direction of D2, and the buffer circuit BF and the low address decoder RD are disposed along the direction of D1.
データドライバブロックＤＢとメモリブロックＭＢはＤ１方向に沿って配置され、バッファ回路ＢＦとデータドライバＤＲはＤ２方向に沿って配置され、ローアドレスデコーダＲＤとメモリセルアレイＭＡはＤ２方向に沿って配置され、バッファ回路ＢＦとローアドレスデコーダＲＤはＤ１方向に沿って配置される。 - 特許庁 - A multicast network group is automatically configured using a number of target devices of a data transmission request, a size of response data for the request, and a buffer memory size of communications equipment such as a switching hub on the network or the like so as not to concentrate data exceeding the buffer memory size, and the data transmission requests are sequentially transmitted in a multicast network unit.
データ送信要求の対象装置数と要求に対する応答データのサイズとネットワーク上のスイッチングハブ等の通信機器のバッファメモリサイズから、バッファメモリサイズを超えるデータが集中しないようにマルチキャストネットワークグループを自動構成し、データ送信要求をマルチキャストネットワーク単位で順に送信する。 - 特許庁 - In the other performing form, the various transmissions of data between a data buffer and a memory device on the modules given from the writing/reading directions are clocked by the reading clock signals and writing clock signals, which have the same phase relation and same transmission delay as a data bus, between the data buffer and the memory device.
他の実施形態において、書込み及び読出し方向から与えられたモジュール上のデータバッファとメモリ装置との間のデータのあらゆる伝送は、バッファとメモリ装置との間でデータバスと同じ位相関係及び同じ伝搬遅延を持つ読出しクロック信号及び書込みクロック信号によりクロッキングされる。 - 特許庁 - A packet processing section comprises a buffer memory consisting of a plurality (n) of SDRAMs accessible in parallel, a serial/parallel converter receiving input packets in series and delivering them in parallel, and a parallel/serial converter for storing a plurality of parallel signals read out from the buffer memory and generating an output packet.
パケット処理部は，並列にアクセス可能な複数（ｎ）個のＳＤＲＡＭで構成するバッファメモリを備え，入力パケットが直列に入力して並列に出力する直並列変換器と，バッファメモリから読み出された複数個の並列信号を格納して直列に出力パケットを発生する並直列変換器とを設ける。 - 特許庁 - As a result, when it is detected that the destination of access by the CPU 7 is, for example a system bus control circuit 9 other than the inside memory 1, a buffer control circuit 4 invalidates a buffer 8, and a bus arbitrating circuit 3 controls the access to the inside memory 1 by the DMAC 6 and the bus access by the CPU 7 to be executed simultaneously.
その結果、ＣＰＵ７のアクセス先が内部メモリ１以外の例えばシステムバス制御回路９であることが検出されたとき、バッファ制御回路４はＢｕｆｆｅｒ８を無効にし、バス調停回路３は、ＤＭＡＣ６による内部メモリ１へのアクセスとＣＰＵ７のバスアクセスが同時に実行されるように制御する。 - 特許庁 - This buffer management system contains a host CPU 2 operating by program control, other devices 3 and 4, a communication controller 1 and a system bus 5 connecting respective devices and used to transfer information, and the communication controller 1 comprises an MPU 10, a main memory 12, a buffer memory 13, a DMAC 11, and communication control LSIs 14.
プログラム制御により動作する上位ＣＰＵ２と、他装置３、４と、通信制御装置１と、各装置間を接続し情報転送に使用されるシステムバス５とを具備し、通信制御装置１は、ＭＰＵ１０と、主メモリ１２と、バッファメモリ１３と、ＤＭＡＣ１１と、通信制御ＬＳＩ１４とにより構成される。 - 特許庁 - A wireless headphone system comprises a digital radio receiver 21 for receiving an audio signal transmitted from a player 10, a buffer memory 22 for storing received audio signals, a D/A converter 23 for converting an audio signal read from the buffer memory 22 into an analog signal, and an electro-acoustic transducer 24 for converting the analog signal into audio.
再生装置１０から送信される音声信号を受信するデジタル無線受信部２１、受信される音声信号を蓄えるバッファメモリ２２、バッファメモリ２２から読み出される音声信号をアナログ信号に変換するＤ／Ａ変換部２３、アナログ信号を音声に変換する電気音響変換器２４を備える。 - 特許庁 - The time sharing processor stores temporarily input data in a buffer memory 12, controls to read out by a read-out controller 13, generates beforehand a predetermined pattern in a pattern generating unit 16, and controls processing start timing for each buffer memory 12 by a cell processing unit 15 in response to a pattern generated by a timing controlling unit 17.
バッファメモリ１２に入力データを一時的に格納し、読出制御部１３にてその読出制御を行い、パターン生成部１６にて予め所定パターンを生成しておき、タイミング制御部１７にて生成したパターンに応じてセル化処理部１５によるバッファメモリ１２毎の処理開始タイミングを制御する。 - 特許庁 - Besides, this device simultaneously performs data transfer between the memory part 2 and any one of first to third sector buffer RAM, data transfer between the memory part 2 and the ECC circuit part 6 and data transfer between any one of first to third sector buffer RAM and the host system device 20 in the case of continuously reading plural pieces of sector data.
また、連続して複数のセクタデータを読み出す場合、メモリ部２と第１から第３セクタバッファＲＡＭのいずれかとの間のデータ転送、メモリ部２とＥＣＣ回路部６との間のデータ転送、及び第１から第３セクタバッファＲＡＭのいずれかとホストシステム装置２０との間のデータ転送を同時に行う。 - 特許庁 - During the re-encryption process, the controller also causes the encryption means to decrypt the encrypted data from the storage medium, to store the decrypted data into the buffer memory, to re-encrypt the decrypted data from the buffer memory, and to transfer the re-encrypted data to the write means.
さらに、コントローラは前記再暗号化処理を行う場合に、前記記憶媒体からの暗号化データを前記暗号化手段により復号化し、前記復号化データを前記バッファメモリに格納し、前記バッファメモリからの前記復号化データを前記暗号化手段により再暗号化して前記ライト手段に転送する。 - 特許庁 - When the amount of data accumulation with respect to full capacity of the buffer memory 14 exceeds a previously set threshold value, the system controller 17 calculates the average bit rate of the maximum bit rates stored in the buffer memory 15, and acquires the rotation speed by referring to a rotation speed table showing the relationship between the average bit rate and the rotation speed.
バッファメモリ１４の全容量に対するデータ蓄積量が、予め設定された閾値を超えると、システムコントローラ１７は、バッファメモリ１５に格納された最大ビットレートの平均ビットレートを算出し、この平均ビットレートと回転速度との関係を示す回転速度テーブルを参照して、回転速度を取得する。 - 特許庁 - To temporary store data read from the disk type storage part or data to be written to the disk type storage part, a buffer memory having a sufficient capacity is prepared, and the intermittent access to the disk type storage part is concentrically performed by use of the buffer memory, whereby the time of not accessing the disk can be ensured long.
ディスク型記憶部から読み出したデータやディスク型記憶部へ書き込むデータを一時的に格納するために、十分な容量を持つバッファ・メモリを用意し、バッファ・メモリを用いてディスク型記憶部に対する間欠アクセスを集中的に行なうことで、ディスクへアクセスしない時間を長く確保することができる。 - 特許庁 - This method further comprises a process 140 for judging whether other skip is detected or not during a skip time out period, a process 150 for storing data from a compact disk in a buffer memory with a prescribed compression rate when another skip is detected, and process reproducing data from the buffer memory with reproducing speed.
この方法はまた、スキップ・タイムアウト期間中に別のスキップが検出されているかを判断する工程140、別のスキップが検出されている場合に、所定の圧縮率でコンパクト・ディスクからのデータをバッファー・メモリーへ記憶する工程150及び、バッファー・メモリーから再生速度でデータを再生する工程、を含む。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
