「buffer memory」を含む例文一覧(3204)
＜前へ 1 2 .... 34 35 36 37 38 39 40 41 42 .... 64 65 次へ＞- When a cache control part 28 receives a writing access from a host device, it extends writing data in a data buffer area of a memory, informs the host device of normal completion and then writes the writing data extended in the data buffer area into a storage medium.
キャッシュ制御部２８は、上位装置から書込アクセスを受けた際に、書込データをメモリのデータバッファ領域に展開して上位装置に正常終了を通知し、その後にデータバッファ領域に展開した書込データを記憶媒体に書込む。 - 特許庁 - The host computer 10 writes valid data transferred from the memory controller 20 in the first data buffer, transfers a write burst data block to the second data buffer to write it and outputs the write burst data block to the system bus 11 in a valid data transfer clock cycle.
ホストコンピュータは、メモリコントローラから転送される有効データを第１のデータバッファに書き込み、ライトバーストデータブロックを第２のデータバッファに転送して書き込み、かつライトバーストデータブロックを有効データ転送クロックサイクルにシステムバスに出力する。 - 特許庁 - In this case, a physical address corresponding to a logical address among plural physical addresses in a flash memory 3 is registered in a buffer 5 for a logical/physical conversion table, and the other physical addresses are registered in a buffer 6 for dead physical address table.
論理物理変換テーブル用バッファ５は、フラッシュメモリ３の複数の物理アドレスのうち、論理アドレスに対応する物理アドレスを論理物理変換テーブル用バッファ５に登録しておき、それ以外を、空き物理アドレステーブル用バッファ６に登録しておく。 - 特許庁 - The control messages stored in the receiving buffer memory 7 are transferred to the buffer areas 4e and 4f inside the RAM set up in the RAM4 in a transfer period T1 defined shorter than the reference period T0 by a message transfer scheduler.
受信バッファメモリ７に格納された制御用メッセージは、メッセージ転送スケジューラにより、前記基準周期Ｔ０よりも短く設定された転送周期Ｔ１にてＲＡＭ４内に設けられたＲＡＭ内バッファ領域４ｅ，４ｆに転送される。 - 特許庁 - In the data transfer control devices for transferring data between different buses, when a DMAC part 104 performs DMA transfer between a memory part 110 and a memory part 111, and when a predetermined quantity of data are stored in each of the memory parts 110 and 111, DMA transfer is performed through a buffer memory 104b.
異なるバス間でのデータ転送を行うデータ転送制御装置において、ＤＭＡＣ部１０４がメモリ部１１０とメモリ部１１１との間でＤＭＡ転送を行う際に、メモリ部１１０及びメモリ部１１１にそれぞれ蓄積されたデータ量が所定のデータ量であるときはバッファメモリ１０４ｂを介したＤＭＡ転送を実行する。 - 特許庁 - Waveform data stored in the NAND flash memory or the like is read out on a page basis without no interruption to the CPU, samples can be supplied to the buffer of the waveform memory, and the error detection and correction of the data read from an external memory such as the NAND flash memory are performed by an error correction unit of the tone generator.
ＣＰＵへの割り込み無しで、ＮＡＮＤ型フラッシュメモリ等に格納した波形データのページ単位での読出しを行い、波形メモリのバッファにサンプル補充ができるようにするとともに、ＮＡＮＤ型フラッシュメモリ等の外部メモリから読出したデータについてのエラー検出と訂正を楽音生成部内のエラー訂正部で行う。 - 特許庁 - The DVD-ROM reproduction unit 32 is provided with a demodulation section 36, a PI syndrome generating section 38, an error correction section 40, a buffer memory 42, a PO syndrome generating section 44, a descrambler/EDC calculation section 46, a PI syndrome storage memory 48, a PO syndrome storage memory 50, an EDC calculation result storage memory 52, an error correction section 54 and a CPU 56.
ＤＶＤ−ＲＯＭ再生ユニット３２は、復調部３６，ＰＩシンドローム生成部３８，誤り訂正部４０，バッファメモリ４２，ＰＯシンドローム生成部４４，デスクランブル／ＥＤＣ計算部４６，ＰＩシンドローム格納メモリ４８，ＰＯシンドローム格納メモリ５０，ＥＤＣ計算結果格納メモリ５２，誤り訂正部５４，ＣＰＵ５６を備えている。 - 特許庁 - In this flash memory element, a drain junction power supply terminal line and the ground terminal line are connected with connection terminals which are not contiguous to each other at the joint of the internal circuit of the flash memory element and an SDA input buffer.
本発明に係るフラッシュメモリ素子は、フラッシュメモリ素子の内部回路とＳＤＡ入力バッファとの接続部において、ドレイン接合電源端子ラインと接地端子ラインとが互いに隣接しない接続端子に接続される。 - 特許庁 - A logic circuit for executing the XOR operations can be changed over so as to be connected to the first bus and the second bus in order to execute the XOR operation between data in a buffer, and data transferred from one-side memory to the other-side memory.
ＸＯＲを実行するロジックは、バッファ内のデータと、メモリの一方から他方のメモリに受け渡されるデータとのＸＯＲ演算を行うために、第１バスおよび第２バスに接続するように切り替えることができる。 - 特許庁 - Even while effective data is transferred to a display memory 8 and the display device 15 displays an image, image information on the original 16 read by a linear image sensor 2 is converted to digital data and this data is stored in a buffer memory 6.
表示メモリ８に有効なデータが転送されており表示装置１５に画像を表示中であっても、リニアイメージセンサ２により読み取られた原稿１６の画像情報をディジタルデータに変換し、このデータをバッファメモリ６に貯える。 - 特許庁 - When the memory controller receives a write command from the host system (YES at S3), the memory controller decides whether a logical page to be used for writing user data given from the host system corresponds to a logical page used for writing existing data in the buffer (S4).
メモリコントローラは、ホストシステムから書き込みコマンドを受信すると（Ｓ３でYes）、ホストシステムから与えられるユーザデータの書き込み先の論理ページと、バッファ内の既存データの書き込み先の論理ページとが一致するかどうか判断する（Ｓ４）。 - 特許庁 - When generating display data, data compressing a display image are produced by dedicated hardware and written in a buffer memory 22 as a dedicated output memory prepared separately periodically or when a change occurs in the display contents.
本発明では表示データを生成する時点で、専用のハードウェアにより表示イメージを圧縮したデータを作り、別に用意する専用の出力メモリであるバッファメモリ２２に定期的または表示内容に変化が生じた時点で書き込む。 - 特許庁 - When a shortage of memory of a RAM 17 occurs during the execution of rasterization, a control section 30 of an image processing apparatus 10 executes a forced synthetic processing with respect to a memory space (working buffer) ensured for executing a transparency processing.
画像処理装置１０の制御部３０は、ラスタライズ実行時にＲＡＭ１７のメモリ不足が発生した際、トランスペアレンシー処理を実行するために確保されている記憶領域（作業バッファ）に対して強制合成処理を行う。 - 特許庁 - The memory controller 0108 is supplied with read data A002 and a servo signal A001, and stores the read data A002 and the servo signal A001 in a buffer memory 0109 by a time-division process.
メモリ制御部０１０８に読み出しデータＡ００２とサーボ信号Ａ００１とが供給され、メモリ制御部０１０８は読み出しデータＡ００２とサーボ信号Ａ００１とを時分割処理によってバッファメモリ０１０９に格納する。 - 特許庁 - To provide a memory management method, and a memory management device capable of properly carrying out error correction by specifying a loss position even when there is a block in a ring buffer wherein sequential data is not stored and missing.
リングバッファに順次データが格納されず欠落したブロックが生じた場合であっても、消失位置を特定して誤り訂正を正しく行うことを可能にするメモリ管理方法、及びメモリ管理装置を提供することを目的とする。 - 特許庁 - When recording is started before read-out of the management information from the disk 1 to the management information memory 24 is completed, the drive part 21 writes data in the buffer memory 23 in the disk 1 after read-out of the management information is completed.
ドライブ部２１は、ディスク１から管理情報メモリ２４への管理情報の読み出しが完了する前に録音が開始された場合、管理情報の読み出し完了後に、バッファメモリ２３内のデータをディスク１に書き込む。 - 特許庁 - When the electronic camera detects that no memory card (100) is mounted or its storage capacity is deficient, the electronic camera automatically uses built-in wireless communication circuits (7, 8) to transfer the image data from the buffer memory (5) to an external database (400).
メモリカード（１０）が装着されていないまたは記憶容量が不足していることを検知した場合には、自動的に内蔵の無線通信回路（７、８）を用いて、画像データをバッファメモリ（５）から外部のデータベース（４００）に転送する。 - 特許庁 - The image forming apparatus includes a memory controller 2 which reads a boot program from the device including the hard disk 1 other than a ROM, and a CPU 9 which executes the boot program put in a buffer 23 in the memory controller 2.
ＲＯＭ以外のハードディスク１を含むデバイスからブートプログラムをリードしてバッファに転送するメモリコントローラ２と、メモリコントローラ２内のバッファ２３に置かれているブートプログラムを実行するＣＰＵ９とを備えた画像形成装置。 - 特許庁 - The data storage quantity of the buffer memory 1 is controlled by supplementing TS packet data from the packet data transmitter 30 with cooperation of a memory quantity monitor section 2, a packet data request section 3, and a packet data write section 4.
このバッファメモリー１におけるデータ蓄積量は、メモリー量監視部２、パケットデータ要求部３、パケットデータ書込み部４の協力により、パケットデータ送出装置３０からのＴＳパケットデータを補充することにより制御されている。 - 特許庁 - The semiconductor nonvolatile memory sets the minimum management unit in which host side logical addresses are successively arranged, successively writes input data into a buffer, and generate the address conversion information of the logical address of each minimum management unit and the physical address of a nonvolatile memory.
ホスト側論理アドレスが順次に並ぶ最小管理単位を設定し、入力されたデータをバッファに順次に書き込み、最小管理単位毎の論理アドレスと不揮発性メモリの物理アドレスとのアドレスの変換情報を生成する。 - 特許庁 - The second buffer is composed of a nonvolatile memory that retain recorded data within a memory cell even when power is turned off, since segmental data to be stored in the disk is stored, it is provided to the disk at once.
第２のバッファは、電源が遮断されてもメモリセルに記録されたデータが消滅されない不揮発性メモリ装置から構成され、ディスクに貯蔵される断片のデータを貯蔵して置いたからこれを一度にディスクに提供する。 - 特許庁 - On receipt of an instruction to load data from the storage to the memory, the addresses conversion index buffer registers the addresses of a corresponding virtual page and the storage to thereby complete processing without reading/writing data between the memory and the storage.
これにより、ストレージからメモリへのデータロードの指示に際して、このアドレス変換索引バッファには、当該仮想ページとストレージのアドレスを登録する事により、メモリとストレージ間のリード・ライトを発生させずに処理を完了することができる。 - 特許庁 - The DMA control part 24 controls the DMA processing part 25 so as to transfer the packet in the FIFO buffer memory 23 to a packet storage area formed in a main memory 9 in accordance with a communication end point being a destination of the packet.
ＤＭＡ制御部２４は、ＦＩＦＯバッファメモリ２３内のパケットをその宛先である通信端点に対応してメインメモリ９内に形成されたパケット格納領域に転送するように、ＤＭＡ処理部２５を制御する。 - 特許庁 - That is, according to specifications of the recorder or a recording mode of the recorder, a buffer which temporarily stores intermediate data generated by image-processing executed by the system LSI is selectively assigned to the first memory RAM 301 or second memory RAM 302.
即ち、記録装置の仕様或いは記録装置の記録モードに従って、システムＬＳＩが実行する画像処理によって生成される中間データを一時的に格納するバッファを第１或いは第２のメモリに選択的に割当てる。 - 特許庁 - The number of memories for double speed conversion can be reduced and the circuit scale can be reduced, without needing as many as four systems of memories for double-speed conversion by using the mass image memory 1 and a video processing circuit system, using a buffer memory.
大容量画像メモリ1とバッファメモリを用いた映像処理回路系とによって、倍速変換用メモリを４系統も必要とせず、倍速変換用メモリの個数削減と、回路規模の縮小を実現することができる。 - 特許庁 - Data 14e to 14h to be displayed a little behind data 14a to 14d read out earlier are read out in order and expanded in the buffer memory 13, and the expanded data are sent out to the video memory 12 to make the display device 11 display them.
そのバッファメモリ１３に先に読みだしたデータ１４ａ〜１４ｄよりも少し後方に表示するデータ１４ｅ〜１４ｈを順次読み出して展開し、展開したデータをビデオメモリ１２へ送出してディスプレイ装置１１に表示させる。 - 特許庁 - A storage capacity of the buffer memory 12 is pre-arranged to be larger compared with the number of pixels 17 of the display unit 11, and lines having more memory elements than the number of dots are allotted to the pixels 17 of the main scanning lines 16 of the display unit 11.
バッファメモリ１２の記憶容量は、表示器１１の画素１７の数に比べて大きくしておき、表示器１１の主走査線１６の画素１７に対し、そのドット数よりも大きな記憶素子１８を有するラインを割当てる。 - 特許庁 - When the difference is level or more, the data of the field in which write-in is not completed may be started to read out, inversely, memory capacity of the buffer memory can be reduced by a region in which the data is not yet written of the field to be read out.
前記差分が一定以上有れば、書き込み未完フィールドのデータを読み出し開始しても何ら支障なく、逆に、読み出し対象フィールドのデータ書き残し領域の分だけ、バッファメモリの記憶容量を小さくできる。 - 特許庁 - To provide such a technology that the data stored in a page address buffer can be outputted directly without accessing a memory cell in particular when a page address is accessed, in a nonvolatile ferroelectric memory and its control device.
本発明は不揮発性強誘電体メモリ及びその制御装置に関し、特にページアドレスのアクセス時にメモリセルのアクセス動作を行わず、ページアドレスバッファに格納されたデータが直ちに出力されるようにする技術を開示する。 - 特許庁 - The page mode flash memory or floating gate memory device includes a page buffer 11 based on constant current bit latch which can perform efficiently program process, program verification, read-out and erasure verification process during page mode operation.
本発明のページ・モード・フラッシュ・メモリーあるいはフローティング・ゲート・メモリー・デバイスは、ページ・モード動作中に効率よくプログラム・プロセス、プログラム検証、読出し及び消去検証プロセスを可能にする定電流ビット・ラッチに基づくページ・バッファ11を含む。 - 特許庁 - To provide a flash memory apparatus in which the number of Y-gate circuits and a whole size can be reduced by allowing memory cells connected respectively to a plurality of pairs of bit line pairs to be accessed by one page buffer circuit and one Y-gate circuit.
複数のビットライン対にそれぞれ連結されるメモリセルが一つのページバッファ回路と一つのＹゲート回路によってアクセスされるようにして、Ｙゲート回路の数と全体サイズを減らすことが可能なフラッシュメモリ装置を提供する。 - 特許庁 - In order to print the image data 29 which are written in a memory card, the image data in a part set as a data development region are read and written into a band buffer 35.
メモリーカードに書き込まれた画像データ２９を印刷するには、データ展開領域として設定された部分の画像データを読み取って、バンドバッファ３５に書き込むことになる。 - 特許庁 - In the memory buffer for calculation 4, the image data of one line of the resolution of 300 dpi is expanded to image data of 600 dpi, and edge emphasis processing is carried out after the expanding.
計算用メモリバッファ４では、３００ｄｐｉの解像度の１ライン分の画像データを６００ｄｐｉの画像データに展開して、展開後にエッジ強調処理を行う。 - 特許庁 - To provide a page buffer circuit, capable of performing a fast sensing by a greater number of times in one bit line charging by canceling a leaked current, and to provide a nonvolatile memory device.
漏洩電流を相殺させて一回のビットラインフリーチャージでより多い回数のファストセンシングができるページバッファー回路及び不揮発性メモリ素子を提供する。 - 特許庁 - After each exposure time t/n, spectral image data photographed in S15 and stored in the buffer memory A is read and converted to R, G, B data (S19).
各露出時間（ｔ／ｎ）が経過したならば、Ｓ１５で撮影されてバッファメモリ（Ａ）に記憶された分光画像データを読み出し、Ｒ，Ｇ，Ｂデータに変換する（Ｓ１９）。 - 特許庁 - And when refresh-operation, normal read-out operation of data, or write-in operation of data are not overlapped, data held in the write-data buffer 4 is rewritten in a corresponding memory cell.
そして、リフレッシュ動作と、通常のデータの読み出しまたは書き込み動作とが重ならないときに、対応するメモリセルにライトデータバッファ４の保持データを書き戻す。 - 特許庁 - To reduce the memory capacity of a recording buffer without affecting image quality and sound quality and to easily secure the conformity between the time and information at the time of preparing stream data.
記録バッファのメモリ容量を画質や音質に影響を与えることなく低減し、かつ、ストリームデータ作成時の時間と情報の一致性の確保を容易とする。 - 特許庁 - To increase a buffer memory of a plurality of hard disk drives, specifically one HDD system on chip, and to provide an improved business-use device including an HDD SOC.
複数のハード・ディスク・ドライブ、具体的には、一つのＨＤＤシステム・オン・チップのバッファ・メモリを増すこと、およびＨＤＤ ＳＯＣを含む改善された業務用装置を提供する。 - 特許庁 - The circuit includes: a buffer memory 154 for temporarily storing an imaged image; and a moving image detection device 151 for detecting whether or not the imaged image is a moving image.
撮影した画像を一時的に保存するバッファメモリ１５４と、前記撮影した画像が動画像であるか否かを検出する動画像検出装置１５１とを設ける。 - 特許庁 - To provide a data display device capable of improving screen display quality and reducing a memory for a frame buffer and a method for updating display data.
画面表示品質を向上することができるとともに、フレームバッファ用のメモリを削減することができるデータ表示装置及び表示データの更新方法を提供する。 - 特許庁 - Then, in response to the reception of a fixed address designation display command, the image element data read out of a reading address of the fixed address area are written into a frame buffer memory to be stored.
そして、固定アドレス指定表示コマンドの受信に応答して固定アドレスエリアの読出アドレスから読み出した画像要素データをフレームバッファメモリに書き込んで記憶させる。 - 特許庁 - First and second expanders 68, 69 expand the image information stored in the buffer memory 65 into uncompressed image information and output the expanded information to a print section 72.
第１及び第２の伸張器６８，６９は、バッファメモリ６５に格納された画像情報を非圧縮の画像情報に伸張して、印画部７２に出力する。 - 特許庁 - To efficiently utilize a reference image buffer, reduce band width of an external memory, increase speed of motion compensation decoding processing, and reduce a circuit scale.
効率的な参照画像バッファの利用を可能とし、外部メモリのバンド幅の低減と、動き補償復号化処理の高速化および回路規模の削減を実現する。 - 特許庁 - When a power supply voltage is not more than an operation guarantee power supply voltage, a current buffer circuit 11 drives a memory circuit 3 into a reset status synchronously with the reset of a microprocessor 2.
電源電圧が動作保証電源電圧以下のとき、電流バッファ回路１１は、マイクロプロセッサ２をリセットするのに同期してメモリ回路３をリセット状態に駆動する。 - 特許庁 - To provide an information signal reproducing program by which a difference of transfer speeds of first and second information signals is absorbed between an information signal recording medium and a buffer memory.
情報信号記録媒体とバッファメモリとの間で第１，第２の情報信号の転送速度の差を吸収する情報信号再生プログラムを提供する。 - 特許庁 - The piezoelectric film 88 is formed in the glass region at the temperature of not more than a glass transition point T_g of the shape-memory polymer used for the binding force buffer layer 86.
この圧電膜８８の成膜時の温度は、拘束力緩衝層８６に用いられる形状記憶ポリマーのガラス転移点Ｔ_ｇ以下のガラス領域にして成膜を行う。 - 特許庁 - A multiplexer 40 multiplexes the outputs of the devices 32, 34 on the output of the device 38, and its output is applied to a synthesizer 50 via a buffer memory 44.
多重装置４０は装置３８の出力に装置３２，３４の出力を多重し、その出力はバッファメモリ４４を介して合成装置５０に印加される。 - 特許庁 - A CPU 10 actuates a detection processing part 100 for RAW data stored in a buffer memory 4 to detect color noise generation accompanying the ghost before an imaging process.
ＣＰＵ１０は、画像処理の前に、バッファメモリ４に格納されたＲＡＷデータに対して、検出処理部１００を起動して、ゴーストに伴う色ノイズ発生を検出する。 - 特許庁 - When the fast forward key 11b is pressed down during recording, the video data subjected to fast forward reproduction are stored in the buffer memory 6 temporarily, and then are recorded on the recording medium 10.
記録中に早送りキー１１ｂを押下すると、早送り再生の対象となる映像データがバッファメモリ６に一旦格納され、その後、記録媒体１０に記録される。 - 特許庁 - When recording resumption is instructed within a prescribed period of time, the drive 21 reads AV data after the pause is instructed from the buffer memory 18 and records the AV data on the optical disk 41.
所定の時間内に記録再開が指示された場合、ドライブ２１は、ポーズが指示された時点以降のAVデータをバッファメモリ１８より読み出し、光ディスク４１に記録する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
