「buffer memory」を含む例文一覧(3204)
＜前へ 1 2 .... 37 38 39 40 41 42 43 44 45 .... 64 65 次へ＞- A transmitting part 16 reads a frame corresponding to the descriptor outputted from the descriptor transmission part 33 from a buffer memory 15 and transmits it to the optical subscriber line terminating apparatus.
送信部１６は、ディスクリプタ送信部３３から出力されたディスクリプタに対応するフレームをバッファメモリ１５から読出し、光加入者線終端装置へ送出する。 - 特許庁 - Lyrics data retrieved from automatic playing data stored in an automatic playing data memory 7 are written into a capital letter data buffer 30 in a twenty letter × five row matrix manner.
自動演奏データメモリ７に格納された自動演奏データから検索された歌詞データは、大文字用のデータバッファ３０に、２０文字×５行のマトリクス状に書き込まれる。 - 特許庁 - To provide a CRC error detecting circuit which divides multiplexed data by using a buffer memory and, at the same time, can perform CRC operation without using any shift register.
多重化されたデータをバッファメモリを用いて分割し、それとともに、シフトレジスタを用いずにＣＲＣ演算を行うことができるＣＲＣ誤り検出回路を提供する。 - 特許庁 - The device is manufactured by a layout rule that is more relaxed than that of the memory circuit 10 and is equipped with a mitigation layout cell circuit 1, having at least a buffer 13.
メモリ回路１０のレイアウトルールよりも緩和されたレイアウトルールにより作成されており、少なくともバッファ１３を有する緩和レイアウトセル回路１を備えている。 - 特許庁 - A level comparator 21 and a carrier counter 22 of a bias voltage control section 20 compare the level stored in the buffer memory 16 with a threshold, to count number of the level signals exceeding the threshold.
バイアス電圧制御部２０のレベル比較器２１、キャリアカウンタ２２はバッファメモリ１５に記憶されたレベル信号と閾値を比較し、閾値以上の信号数をカウントする。 - 特許庁 - To perform a 180°-rotational reconfiguration in case of performing reconfiguration of data by use of a buffer memory with a capacity smaller than an input image data capacity for one image.
１画像分の入力画像データ容量よりも小さい容量のバッファメモリを用いてデータの再配置を行う場合に１８０度回転再配置を行うこと。 - 特許庁 - A memory access processing part 3 starts the reading of vector data from a main storage device 7 to a load buffer 64 in decoding a vector loading instruction read from the main storage device 7.
メモリアクセス処理部３は、主記憶装置７から読み出されたベクトルロード命令の解読時に主記憶装置７からロードバッファ６４へのベクトルデータの読み出しを起動する。 - 特許庁 - An error correction circuit 8 performs de-inter-leave for reproduced data which is demodulated by a modulation/demodulation circuit 6 and recorded in a buffer memory 9 via a mediation circuit 7.
誤り訂正回路８は、変復調回路６で復調され、調停回路７を介してバッファメモリ９に記録された再生データに対してデインターリーブ処理を施す。 - 特許庁 - The readout rate is made higher than the write rate for a specific time after the start of recording to shorten the delay time of the information in the buffer memory 40.
記録開始後所定時間にわたり読出しレートを書込みレートよりも速くすることにより、バッファメモリ４０での入力情報の遅れ時間を縮めていく。 - 特許庁 - A character code corresponding to the recognized character and plural candidate character codes corresponding to an indefinite character having plural recognition candidates are stored in a picture buffer memory 118.
認識された認識文字に対応する文字コードと、認識候補を複数有する不確定文字に対応する複数の候補文字コードを画像バッファメモリ１１８に記憶する。 - 特許庁 - A data I/F 24 transfers the compressed audio data stored in the data buffer memory 30 successively to a compressed audio data decoder 26 according to a request from the compressed audio decoder 26.
データＩ／Ｆ２４は、圧縮オーディオデコーダ２６からの要求に従い、データバッファメモリ３０に記憶されている圧縮オーディオデータを順次圧縮オーディオデコーダ２６に転送する。 - 特許庁 - An image signal processing circuit performs image correction processing and pixel conversion processing on the RAW image data and then main image data thus obtained are temporarily stored in the buffer memory.
画像信号処理回路で、ＲＡＷ画像データに対して画像補正処理及び画素変換処理を施すと、得られた本画像データは、バッファメモリに一時的に記憶される。 - 特許庁 - The tag cache includes a plurality of tags, where each tag is associated with one of the pages in the memory device and each tag includes a pointer to at least one of the lines in the prefetch buffer.
タグ・キャッシュは複数のタグを含み、各タグはメモリ装置におけるページの１つと関連付けられ、プリフェッチ・バッファにおけるラインの少なくとも１つに対するポインタを含む。 - 特許庁 - The image data and α value data are stored in a frame buffer memory 8, and α-blending processing circuits 5a and 6a are built in a Bitblt macro circuit 5 and a Display macro circuit 6.
フレームバッファメモリ８に画像データおよびα値データを格納し、Bitbltマクロ回路５とDisplayマクロ回路６に、それぞれαブレンド処理回路５ａ，６ａを内蔵する。 - 特許庁 - The distributed type multimedia server system 10 has a buffer server 14 and a disk server 15 connected by a connection network 17 between clusters having a remote direct memory access function.
分散型マルチメディアサーバシステム１０は、遠隔ダイレクトメモリアクセス機能を有するクラスタ間接続ネットワーク１７によって接続されたバッファサーバ１４とディスクサーバ１５を有する。 - 特許庁 - The apparatus may also include a remote frame buffer protocol to transmit at least some of the application window images stored in the memory to the other wireless devices.
装置はさらに、メモリに格納されているアプリケーションウィンドウ画像の少なくとも一部を複数の他の無線デバイスへ送信する遠隔フレームバッファプロトコルをさらに備える。 - 特許庁 - The circuit 12 reads the row data of the row number to be outputted from the circuit 32 to a horizontal padding processing circuit 14 from a buffer memory 10.
アドレス生成回路１２は、行番号生成回路３２から出力される行番号の行データをバッファメモリ１０から水平パディング処理回路１４に読み出す。 - 特許庁 - A CPU 6 outputs signals included in a display area with a prescribed size in the horizontal and vertical directions among the frame signals stored in the buffer memory 12.
ＣＰＵ６が、バッファメモリ12に記憶されたフレーム信号のうち水平及び垂直方向にそれぞれ所定の大きさを持つ表示領域に含まれるものを出力する。 - 特許庁 - The switch, which receives the signal groups from the temporary storage unit, directs the signal groups to a buffer memory in the channel associated with the identified signal processing subsystem.
一時的な記憶ユニットからの信号群を受け取るスイッチは、これらの信号群を、識別された信号処理サブシステムに付随するチヤンネルの中のバッファ・メモリに進める。 - 特許庁 - The imaging unit consecutively images an object at a prescribed time interval in a consecutive shot mode and stores images by a prescribed number of frames obtained at that time to a buffer memory in time series.
連写モードにより被写体を所定の時間間隔で連続的に撮影し、そのときに得られた所定コマ数分の画像を時系列順にバッファメモリに保持しておく。 - 特許庁 - To provide a digital camera in which a removable medium can be exchanged with sufficient time during photographing even when the capacity of a buffer memory is small.
小容量のバッファメモリしか持たなくとも、撮影中に、リムーバブルメディアの交換を十分な時間をもって行なうことができるデジタルカメラを提供することにある。 - 特許庁 - To provide a method for reproducing data for simultaneously reproducing audio data and still image data from one or two or more information recording media without depending on a buffer memory size.
バッファメモリサイズに依存せずに、一つまたは二つ以上の情報記録媒体から音声データと静止画像データを同時再生するデータ再生方法を提供する。 - 特許庁 - The offload unit partially processes the received data for which a special case does exist and uploads the partially processed received data to a buffer stored in a system memory.
オフロードユニットは、特殊なケースが存在する受信データを部分的に処理して、その部分的に処理された受信データを、システムメモリに記憶されたバッファへアップロードする。 - 特許庁 - When a reading or writing request is issued to a buffer block in which any data are written once, the memory controller 12 operates the reading or writing of data as requested.
一度書き込まれたバッファブロックに対して、読み出しあるいは書き込み要求があった場合、メモリコントローラ１２は、要求通りにデータの読み出しあるいは書き込みを行う。 - 特許庁 - This system is constituted so that a work station (EWS) 10 is operated as client of a server and a tester processor (TP) 20, communication between both is performed through a buffer memory 21.
ワークステーション（ＥＷＳ）１０がサーバ、テスタプロセッサ（ＴＰ）２０がクライアントとして動作し、両者間の通信がバッファメモリ２１を介して行われるように構成した。 - 特許庁 - The processed signal is especially fed to a matrix section 24b via the buffer memory 22 and an output destination changeover section 240a by the processing of a display signal processing section 242a.
信号処理部24では、画像の解像度または画像の読出し速度の設定のうち、優先するモードに応じた信号処理がシステム制御部16により行われる。 - 特許庁 - A bus controller +(4) which performs bus control over an external memory (2) is equipped with instruction buffers (Buf4, Buf8, and BufC), flags (Flg4, Flg8, and FlgC) intrinsic to the instruction buffers, and a buffer control circuit (30).
外部メモリ（２）のバス制御を行うバスコントローラ（４）は、複数個の命令バッファ（Ｂｕｆ４，Ｂｕｆ８，ＢｕｆＣ）、夫々の命令バッファに固有のフラグ（Ｆｌｇ４，Ｆｌｇ８，ＦｌｇＣ）、及びバッファ制御回路（３０）を備える。 - 特許庁 - When the error occurs, whether specified or larger data is stored in a buffer memory 140 or not is confirmed and then the retry action is executed when the data is stored.
ここで、エラーがある場合には、バッファメモリ１５０に規定以上のデータが蓄えられているかを確認し、データが規定以上ある場合には、リトライ動作を実行する。 - 特許庁 - A decoding section 108 interprets code information stored in a buffer memory and converts the code information into an image processing algorithm to be loaded to the output image processing section 109.
デコード部１０８は、バッファメモリに格納された前記コード情報を解釈して、前記出力画像処理部１０９にロードすべき画像処理アルゴリズムに変換する。 - 特許庁 - To provide a passive optical network type data frame transmission system wherein a transmission buffer with a comparatively small memory capacity is applied to a station side apparatus so as to prevent data overflow.
局側装置に比較的メモリ容量の少ない送信バッファを適用して、データ溢れを解消可能にした受動光網型データフレーム伝送システムを提供する。 - 特許庁 - When the slow key 11a is pressed down during recording, video data to be reproduced slowly are stored in a buffer memory 6 temporarily, and then are recorded on a recording medium 10.
記録中にスローキー１１ａを押下すると、スロー再生の対象となる映像データがバッファメモリ６に一旦格納され、その後、記録媒体１０に記録される。 - 特許庁 - In the semiconductor memory device and its repair analyzing method, address data generated by the present test is stored in other one temporary buffer by storing selectively address data by a test using two temporary buffer 4 while one temporary buffer transmits address data generated by the previous test to a data buffer 5 and performs repair analysis, and a test and repair analysis can be performed simultaneously.
半導体メモリ装置及びそのリペア解析方法では、テストにより発生したアドレスデータを二つの臨時バッファ４を用いて選択的に貯蔵することにより、一つの臨時バッファが以前のテストにより発生したアドレスデータをデータバッファ５に伝送しリペア解析（repair analysis）を行う間、他の一つの臨時バッファには現在のテストにより発生したアドレスデータを貯蔵し、テストとリペア解析を同時に行うことができる。 - 特許庁 - A processing for reading out the image data stored in the buffer memory at a set slow display speed and displaying it in the display region of an image display section 15 is started (S12), and a processing for reading out the image data stored in the buffer memory in real time and displaying it in the display region B of the image display section 15 is also started (S13).
そして、該バッファメモリに記憶された画像データを、設定されているスロー表示スピードで読み出して画像表示部１５の表示領域に表示させる処理を開始させるとともに（Ｓ１２）、該バッファメモリに記憶された画像データを、リアルタイムで読み出して画像表示部１５の表示領域Ｂに表示させる処理を開始させる（Ｓ１３）。 - 特許庁 - In a portable device 12, a reception control section 43 successively receives the frames transmitted from the on-vehicle device 11 and stores them in a buffer memory 45, and a decoding section 51 selects the signals to be used in a transmission signal preparation section 53 on the basis of whether or not an error is generated in the signals included in the frames stored in the buffer memory 45.
携帯機１２では、受信制御部４３が、車載機１１から送信されてくるフレームを順次受信してバッファメモリ４５に蓄積させ、デコード部５１が、バッファメモリ４５に蓄積されたフレームに含まれる信号に誤りが発生しているか否かに基づいて、送信信号作成部５３で使用する信号を選択する。 - 特許庁 - An FIFO buffer is mounted on each port of the memory control unit 1 having the plurality of ports, and in accessing to the memory, tag information is generated in accordance with its priority order, packed with an address and stored in the buffers 21-24, and the access sequence of each port is ensured with hardware by reconstructing the priority order based on the tag information at the outlet of each buffer.
複数のポートを持つメモリ制御装置１の各ポートにＦＩＦＯバッファを実装し、メモリへのアクセス時にその優先順位に応じてタグ情報を生成してアドレスとパックしてバッファ２１〜２４に格納し、バッファの出口でタグ情報を元に優先順位を再構築することで各ポートのアクセス順序をハードウェアで保証する。 - 特許庁 - The camera decides a time required for processing unprocessed images in a buffer memory 22 during consecutive shot in advance, works out what consecutive shot frame speed to be selected for executing consecutive shot at a prescribed interval, and then selects the consecutive shot frame speed at which the worked-out consecutive shot can be attained at a prescribed interval by detecting that the buffer memory 22 is full to the brim by the images.
あらかじめ連写中のバッファメモリ２２の未処理画像の処理時間を判定し、連写コマ速をどのくらいにすれば、一定間隔で連続撮影をできるのかを割り出しておき、つぎに、バッファメモリ２２が画像であふれそうになったのを検出して、割り出された一定間隔での連続撮影できる連写コマ速に切換える。 - 特許庁 - An interface circuit 131 to which data to be written in an image memory 22 and a write request signal showing an address are inputted from a CPU 10 transfers the inputted data and the address shown by the write request signal to a write buffer 133, and the write buffer 133 outputs the acquired data to the acquired address destination, and makes an image memory 22 store the data.
ＣＰＵ１０からイメージメモリ２２へ書き込むデータとアドレスを示す書込要求信号とを入力されたインタフェース回路１３１が、入力されたデータ及び書込要求信号が示すアドレスをライトバッファ１３３へ転送し、ライトバッファ１３３が、取得したアドレス宛に、取得したデータを出力してイメージメモリ２２に記憶させる。 - 特許庁 - The image data relocation processing part 150 includes a circuit 180 which, based on a horizontal direction pixel count, decides or changes a processing bank count of the buffer memory, a circuit 172 which, based on the decided or changed processing bank count, writes into the buffer memory 160, and a circuit 174 which writes, based on the processing bank count.
前記画像データ再配置処理部１５０は、水平方向画素数にもとづいて、前記バッファメモリの処理バンク数を決定又は変更する回路１８０と、決定又は変更された前記処理バンク数に基づいてバッファメモリ１６０に書き込みを行う回路１７２と、前記処理バンク数にもとづいて書き込みを行う回路１７４とを含む。 - 特許庁 - When image data including data stored in a block (low-speed block) having a data transfer speed lower than the data transfer speed that an image output device 3 requires are transferred to the image output device 3 through a buffer memory 4, the data stored in the low-speed block are transferred to the buffer memory 4 first irrelevantly to the transfer order.
画像出力装置３で要求されるデータ転送速度より小さいデータ転送速度を有するブロック（低速度ブロック）に記憶されたデータを含む画像データをバッファメモリ４を介して画像出力装置３に転送する場合には、転送順序に関わりなく、まず低速度ブロックに記憶されたデータをバッファメモリ４に転送する。 - 特許庁 - This device is provided with plural address counters and plural timing generating circuits, provided corresponding to each of plural memory banks, a data bus for read-out and a data bus for write-in provided commonly for plural memory banks, a data output buffer connected to the data bus for read-out, and a data input buffer connected to the data bus for write-in.
複数のメモリバンクのそれぞれに対応して設けられた複数のアドレスカウンタおよび複数のタイミング発生回路と、複数のメモリバンクに共通に設けられた読出し用データバスおよび書込み用データバスと、読出し用データバスに接続されたデータ出力バッファと、書込み用データバスに接続されたデータ入力バッファとを設ける。 - 特許庁 - The first memory address corresponds the current address A plus the address offset M for a first circular buffer having an implied lower address boundary X and including addresses X through (X+L), and the second memory address corresponds the current address A plus the address offset M for a second circular buffer having an implied higher address boundary Y and including addresses Y through (Y-L).
第１のメモリアドレスは、暗示下限アドレス境界Ｘを有し、Ｘから（Ｘ＋Ｌ）までのアドレスを含む第１の円環状バッファの現在アドレスＡ＋アドレスオフセットＭと一致し、第２のメモリアドレスは、暗示上限アドレス境界Ｙを有し、Ｙから（Ｙ—Ｌ）までのアドレスを含む第２の円環状バッファの現在アドレスＡ＋アドレスオフセットＭと一致する。 - 特許庁 - In the cases that the track jump of the pickup 2 is performed and the interleaving of the data stored once in the ring buffer memory 5 is decoded, a control circuit 6 controls reading and writing pointers to the ring buffer memory 5, and it reads the data having decoded the interleaving, and supplies them to a decoding part 20 at an output rate of the input rate or less.
ピックアップ２のトラックジャンプが実行された場合と、リングバッファメモリ５に一旦記憶されたデータのインターリーブを復号する場合、制御回路６は、リングバッファメモリ５に対する読み出しポインタ、および書き込みポインタを制御する一方、インターリーブを復号したデータを、リングバッファメモリ５から読み出し、入力レート以下の出力レートで、デコード部２０に供給する。 - 特許庁 - When data output from a ring buffer memory 2A to a decoder 5 is halted, music information including data outputted from the ring buffer memory 2A is stored in timing when a reproduction halt key is operated and when output of the halted data to the decoder 5 is restarted, the output is restarted from the stored data.
デコーダ５に対するリングバッファメモリ２Ａからのデータ出力を一時停止する際に、再生一時停止キーが操作されたタイミングでリングバッファメモリ２Ａから出力されていたデータを含む曲情報を保存記憶し、一時停止していたデータのデコーダ５への出力を再開するとき、保存記憶されているデータから当該出力を再開する。 - 特許庁 - The unit 30 stores the command from the remote controller 40 in a buffer memory, the device main body 1 fetches the command stored in the buffer memory into the device main body 1 at each fixed time such as a vertical synchronizing period and respective parts in the device main body 1 or the peripheral unit of the device main body 1 are controlled based on the fetched command.
受光ユニット３０は、リモコン４０からのコマンドをバッファメモリに記憶し、装置本体１は、このバッファメモリに記憶されたコマンドを、例えば垂直同期期間毎等の一定時間毎に装置本体１内に取り込み、この取り込んだコマンドに基づいて装置本体１内の各部、或いは装置本体１の周辺機器を制御する。 - 特許庁 - The printer 1 comprises a data buffer 332 for storing and managing a print job being outputted from each communicating section 422-424, and units 45-49 for analyzing the print job outputted from the data buffer 332, taking in print object data from the receiving buffer 331 or the memory card 14 to create print data and performing printing based on that print data.
プリンタ１は、各通信部４２２〜４２４が出力する印刷ジョブを記憶して管理するデータバッファ３３２と、データバッファ３３２が出力する印刷ジョブを解析して受信バッファ３３１やメモリカード１４から印刷対象データを取り込んで印刷データを作成し、その印刷データに基づいて印刷実行するユニット４５〜４９とを備える。 - 特許庁 - A sequence flag monitoring part 41 detects the assert of a status check signal and notifies a buffer control part 42 of the detection, and the buffer control part 42 disables a buffer, and generates a bus access by controlling chip enable, output enable and address bus, and reads a sequence flag inside a flash memory, and starts the monitor of automatic erasing operation executing circumstances.
シーケンスフラグ監視部４１はステータスチェック信号のアサートを検出したことをバッファ制御部４２に通知し、バッファ制御部４２によってバッファをディセーブルし、チップイネーブル、アウトプットイネーブル、アドレスバスを制御することによってバスアクセスを生成してフラッシュメモリ内部のシーケンスフラグをリードし、自動消去動作実行状況の監視を開始する。 - 特許庁 - In a network having a communication device with an EEE function, a fault detection device has: communication means acquiring information from the communication device; and fault analysis means acquiring buffer overflow information in a buffer memory of an interface of the communication device by the communication means, and estimating a position and factor of faults on the basis of the buffer overflow information.
ＥＥＥ機能を具備した通信装置を有するネットワークにおいて、障害検出装置は、通信装置から情報を取得する通信手段と通信装置のインタフェースのバッファメモリにおけるバッファあふれ情報を通信手段により取得し、バッファあふれ情報に基づいて、障害箇所と原因を推定する障害解析手段とを備える。 - 特許庁 - When image width is to be vertically increased, is there if no longer an empty space for writing in the line buffer memories 226, the writing and reading of image data to and from the line buffer memories 226 is prohibited, and pixel data of a prescribed amount for enlargement prepared in advance in an additional line buffer memory 229 is transferred to an output layer.
画像幅を副走査方向に拡大する処理を施す場合において、ラインバッファメモリ群２２６に書込み用の空きがなくなるときには、ラインバッファメモリ群２２６に対する画像データの書込みおよび読出しを禁止し、予め追加ラインバッファメモリ２２９に用意された拡大用の所定量分の画素データを出力段に転送する。 - 特許庁 - While a division processing section 18 stores the image data of a prescribed size received from an image read section 14 to one of compression buffer memories 44A, 44B and succeeding image data to the other compression buffer memory, the processing section 18 outputs the image data stored in one of the compression buffer memories to a compression processing section 20.
分割処理部１８では、画像読取部１４から入力される画像データを、まず、圧縮用バッファメモリ４４Ａ，４４Ｂの一方に所定サイズの画像データを格納すると、次の画像データを他方の圧縮用バッファメモリに格納しながら、一方の圧縮用バッファメモリに格納している画像データを圧縮処理部２０へ出力する。 - 特許庁 - The printer 1 comprises a data buffer 332 for storing and managing a print job outputted from each communicating section 422-424, and units 45-49 for analyzing a print job outputted from the data buffer 332 and creating print data by taking print object data from the receiving buffer 331 or the memory card 14 and then executing printing based on that print data.
プリンタ１は、各通信部４２２〜４２４が出力する印刷ジョブを記憶して管理するデータバッファ３３２と、データバッファ３３２が出力する印刷ジョブを解析して受信バッファ３３１やメモリカード１４から印刷対象データを取り込んで印刷データを作成し、その印刷データに基づいて印刷実行するユニット４５〜４９とを備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
