「buffer memory」を含む例文一覧(3203)
＜前へ 1 2 .... 41 42 43 44 45 46 47 48 49 .... 64 65 次へ＞- The cached code B1 is executed, whereby a code APP that is a boot code is read from the storage part 110 to the buffer part 120, and retained in the cache memory while changing the base address.
そして、キャッシュされたコードＢ１を実行することにより、ブート・コードであるコードＡＰＰをストレージ部１１０からバッファ部１２０に読み込み、ベース・アドレスを変更してキャッシュ・メモリに保持する。 - 特許庁 - When write from a local bus to a host bus is conducted, a first selector 137 selects an address of a FIFO pointer and stores the address and data in the FIFO buffer of the external memory 150.
ローカルバスからホストバスへの書き込みがあった場合、第１のセレクタ１３７がＦＩＦＯポインタのアドレスを選択して外付けメモリ１５０のＦＩＦＯバッファにアドレスとデータを格納する。 - 特許庁 - With the above constitution, the memory section 82 acting like an internal buffer stores part of the image data and the processing section 8 can carry out the interpolation arithmetic operation for the distortion correction processing by utilizing the stored data.
この構成では、内部バッファとしてのメモリ部８２に画像データの一部を格納して、そのデータを利用して歪補正処理のための補間演算を行うことができる。 - 特許庁 - For the random access data, the number of accesses to the HDD at the time of using the random access data use is reduced by normally storing the data in the buffer memory area for the random access data.
そして、ランダムアクセスデータについては、常にランダムアクセスデータ用のバッファメモリ領域内に記憶させておくことで、ランダムアクセスデータ使用時のＨＤＤへのアクセス回数を減らす。 - 特許庁 - A buffer 17 holds data that is read from the plurality of nonvolatile memories and consists of a static memory having approximately twice as much capacity as the data size that can be read at one time.
バッファ17は、複数の不揮発性メモリから読み出されたデータを保持し、同時に読み出し可能なデータサイズのほぼ２倍の容量を有するスタティックメモリにより構成されている。 - 特許庁 - The range of the storage capacity is decided by obtaining an operating rate of the buffer memory depending on the specific class of a data message specified according to an economical value rating estimated by the data message.
蓄積容量の範囲は、データ・メッセージの推測された経済的バリュー・レーティングに従って規定されるデータ・メッセージの特定の等級によってバッファー・メモリーの使用率を求める。 - 特許庁 - A graphics pipe line performs z buffering and when an anti- aliasing rendering mode is selected, z value bit compression is performed to more efficiently use usable z buffer memory.
グラフィックスパイプラインはＺバッファリングを行い、アンチエイリアシングレンダリングモードが選択されたとき、利用可能なＺバッファメモリをより効率的に利用するためにＺ値ビット圧縮が行われる。 - 特許庁 - When the interface 11 detects a flag showing discontinuity of a program from an inputted signal, the demultiplexer 2 rewrites a buffer memory 3 by fetching additional information in the transport stream.
デジタルインタフェース１１が入力信号からプログラムの不連続を示すフラグを検出すると、デマルチプレクサ２はトランスポートストリーム中の付加情報を取り込んでバッファメモリ３を書き換える。 - 特許庁 - On the other hand, when the data exist and processing time is longer than a reference processing time, the data for the set output size are supplied from the buffer memory 103b to the printer 2.
他方、データが存在し、かつ、処理時間が基準処理時間より大きい場合は、設定されている出力サイズ分のデータをバッファメモリ１０３ｂからプリンタ２に供給する。 - 特許庁 - The circuit and the method selectively control the data width of a data input output buffer which is being operated to change the data input output width while a memory access operation is being progressed.
メモリアクセス動作が進行する間に、データ入出力幅を変更させるために動作中のデータ入出力バッファのデータ幅を選択的に制御する回路及び方法である。 - 特許庁 - To realize memory reduction, high speed and real time property without inconvenience even when combined with band buffer technology in a system which performs image processing by referring to surrounding pixels on the receiving side.
周辺画素を参照した画像処理を受信側で行なうシステムにおいて、バンドバッファ技術と組み合わせても不都合なく、メモリ削減、高速性、リアルタイム性を実現する。 - 特許庁 - When each photographing is completed, transfer of input image data created by the photographing from an image buffer to an image memory is started respectively (time t1, t2 and t3).
各回の撮影が完了すると、当該撮影によって生成された入力画像データの画像バッファから画像メモリへの転送がそれぞれ開始される（時刻ｔ１，ｔ２，ｔ３）。 - 特許庁 - An address control part 11 writes the correction data and the image data in a buffer memory 8 so as to be able to read the correction data and the image data which correspond to each pixel by sequential access.
アドレス制御部１１は、各画素に対応する補正データ及び画像データをシーケンシャルアクセスにより読み出し可能とするように、補正データ及び画像データをバッファメモリ８に書き込む。 - 特許庁 - On receiving a message (packet) transmitted over a network, a message processing apparatus 101 stores each field 115 constituting a header 102 and a payload 103 in a buffer memory 106.
メッセージ処理装置１０１はネットワーク上を伝送されてきたメッセージ（パケット）を受信し、バッファメモリ１０６にヘッダ１０２を構成する各フィールド１１５とペイロード１０３を格納する。 - 特許庁 - To accomplish a cost-reduced imaging apparatus by performing magnification color aberration correction or distortion aberration correction in a state of a predetermined color array without including any frame memory or line buffer separately.
別途フレームメモリやラインバッファを持たずに、所定のカラー配列の状態で倍率色収差補正や歪曲収差補正を行うことで、低コストの画像撮像装置を実現する。 - 特許庁 - The constitution for the instruction prefetch can be actualized simply by a control mechanism by the address tag of a cache memory and a read/write pointer control mechanism by the counter of a FIFO buffer.
上記命令プリフェッチのための構成は、キャッシュメモリのアドレスタグによる制御機構やＦＩＦＯバッファのカウンタによるリード・ライトポインタ制御機構よりも簡素に実現することが可能である。 - 特許庁 - The image processing system includes a camera module for photographing a subject, a CPU for receiving image frame data obtained by photographing, and a frame buffer memory connected to the CPU.
被写体を撮影するカメラモジュールと、撮影によって得られた画像のフレームデータを受信するＣＰＵと、ＣＰＵに接続されたフレームバッファメモリと、が画像処理システムに設けられている。 - 特許庁 - The buffer memory is controlled to perform write processing of data at a read speed of the data and to read the data having already been read at a data transfer speed slower than the read speed.
バッファメモリは、データの読み出し速度でそのデータの書き込み処理が行われ、この読み出し速度よりも遅いデータ転送速度で、既に書き込まれたデータを読み出すように制御される。 - 特許庁 - Also the error correction circuit 8 performs error correction processing of this reproduced data with an error correction encoding block unit, selects user data by the processing result, and outputs it to the buffer memory 9.
また、誤り訂正回路８は、この再生データを誤り訂正符号化ブロック単位で誤り訂正処理し、その処理結果よりユーザーデータを選択してバッファメモリ９に出力する。 - 特許庁 - When reproducing and displaying images on the device 3, the VGA image is displayed on the device 3, the image data are read into a buffer memory 207 during displaying of the VGA image.
表示装置３に画像を再生表示する際には、ＶＧＡ画像を表示装置３に表示し、その表示の最中に本画像データをバッファメモリ２０７に読み込むようにした。 - 特許庁 - To provide a packet transfer device that can preferentially control communication without restricting the utilizable capacity of a buffer memory at every user and can be simplified in constitution.
利用者毎に利用可能なバッファメモリ容量を制限することなく通信優先制御を行うことができ、また、装置の簡易化を図れるパケット転送装置を提供すること。 - 特許庁 - The nonvolatile semiconductor memory device comprises a bias circuit generating bias voltage for controlling a NMOS transistor connected between a bit line and a page buffer circuit.
本発明による不揮発性半導体メモリ装置は、ビットラインとページバッファ回路との間に連結されるＮＭＯＳトランジスタを制御するためにバイアス電圧を生成するバイアス回路を含む。 - 特許庁 - To provide a nonvolatile semiconductor memory device permitting program verifying readout by a wired-OR system and capable of efficiently blocking data transmission from a page buffer related to a defect.
ワイヤードオア方式によるプログラム確認読出しが可能であり、欠陷と関連したページバッファーからのデータ伝送を効率よく遮断できる不揮発性半導体メモリ装置を提供する。 - 特許庁 - A computer 38 reads the images stored in the second buffer memory 36 in the order opposite to a chronological order, and detects the face of the user from the read images by template matching.
コンピュータ３８は、第２バッファメモリ３６に記憶された画像を時系列の反対の順に読み出し、当該読み出した画像からテンプレートマッチングによって利用者の顔を検出する。 - 特許庁 - When a copy command is provided, a page's worth of data is read from a block A in the memory cell and is stored in a page buffer, and the stored page's worth of data is written in a block B.
ｃｏｐｙコマンドが与えられると、メモリセルのブロックＡより１ページ分のデータを読み出して，ページバッファへ格納され、格納された１ページ分のデータをブロックＢに書き込む。 - 特許庁 - To prevent recording to a recording medium from being discontinuous due to overwrite of data onto recording data in a buffer memory and to minimize deterioration in an input signal resulting from excess compression.
バッファメモリ内の記録データが上書きされ、記録媒体への記録が不連続になるのを防止し、かつ過度の圧縮による入力信号の劣化を必要最小限に抑える。 - 特許庁 - In timing to the output of 2nd data from the device 3, the 1st data is outputted from the buffer 2 to a high-order data bus and the two pieces of data are written to a memory 4 at the same time.
デバイス３からの２回目のデータの出力に合わせて、バッファ２から上位データバスに１回目のデータが出力され、２つのデータが同時にメモリ４に書き込まれる。 - 特許庁 - When the CPU receives an output operation request from a printing section (S4: YES), the image string data already written into the line buffer memory is read to be outputted to the printing section (S7).
そして、ＣＰＵは、印刷部から出力処理要求を受けた際（Ｓ４：ＹＥＳ）、ラインバッファメモリに既に書き込み完了された画像列データを読み出して印刷部へと出力させる（Ｓ７）。 - 特許庁 - To perform the data transfer of high throughput while suppressing the capacity of a memory used as a buffer even in the case that a data transfer speed is different on the transmission side and reception side of data.
データの送信側と受信側とでデータ転送速度が異なる場合でも、バッファとして用いるメモリの容量を小さく押さえながら、高いスループットのデータ転送を実現する。 - 特許庁 - Thus, the need of executing complex calculation for estimating the size of the processed data block is eliminated, and the overflow of the buffer memory is prevented, and almost all memories are used effectively.
これにより、処理後のデータ・ブロックのサイズを予測するための複雑な計算を実行する必要がなく、バッファのオーバフローを防止する一方、ほぼ全てのメモリを有効利用できる。 - 特許庁 - After the imaging past the recording time is elapsed, the data is transferred to the recording medium 30 from the buffer memory 24, by supplying power to the drive system of the recording medium 30.
記録時間を経過して，撮像を終了した後に、記録媒体３０の駆動系を電力供給状態にして、バッファメモリ２４から記録媒体３０にデータを転送する。 - 特許庁 - The audio data obtained from the digital signal processing part 15 and the audio data held in the write-in control part 16a are compared, and when they coincide, the write-in operation to the buffer memory 17 is reopened.
デジタル信号処理部１６から得られるオーディオデータと書き込み制御部１６ａで保持しているオーディオデータを比較し、一致したら、バッファメモリ１７への書き込みを再開する。 - 特許庁 - Then a signal pre- processing section 13 converts the image into digital data of a prescribed form, an image compression section 14 compresses the data, and a buffer memory 15 stores the data for a prescribed period in the unit of frames.
そして、信号前処理部１３において所定形式のデジタルデータに変換され、画像圧縮部１４において圧縮され、バッファメモリ１５でフレーム単位で一定期間保持される。 - 特許庁 - By executing those operation concerning each packet, a memory 105 stores the data length of each packet and this is added to data from the buffer 102 by a PES(packetized elementary stream) header adding device 107.
各パケットについて上記動作が行われることにより、メモリ１０５には、各パケットのデータ長が格納され、これをＰＥＳヘッダ付加器１０７においてバッファ１０２からのデータに付加する。 - 特許庁 - Moreover, a system control means 120 selects an optimum compression rate of the signal compression means 100 on the basis of the output of the recording means 110 and the residual amount of the buffer memory 140.
さらに、記録手段１１０の出力およびバッファメモリ１４０の残量に基づいて信号圧縮手段１００の最適な圧縮率をシステム制御手段１２０で選択する。 - 特許庁 - If the shutter key is continuously depressed, a loop from S104 to S106 is executed a plurality of times, and a plurality of still image data which are consecutive in time are temporarily stored in a buffer memory 11.
シャッターキーの押下を継続すると、Ｓ１０４〜Ｓ１０６のループが複数回実行され、時間的に連続した複数枚の静止画データがバッファメモリ１１に一時保存される。 - 特許庁 - Each of output buffer processing sections 50-55 is provided with a back pressure counter that divides a packet into plural fixed lengths, stores them in a packet memory in advance and counts plural pages received continuously.
出力バッファ処理部５０〜５５に、パケットを複数の固定長に分割しあらかじめパケットメモリに保存し連続的に入力する複数のページをカウントするバックプレッシャカウンタを設ける。 - 特許庁 - The packet data switch 20 temporarily stores a packet to a common share buffer memory, links storage positions of the buffer including a packet of the same destination to generate a retrieval sequence and transmits the packets from an optional input port 21 to a designated output port 23 in the same sequence as that at the reception.
パケットデータスイッチは一時的にパケットを共有バッファメモリに記憶し、同一のあて先のパケットを含むバッファの記憶位置をリンクして検索用シーケンスを形成し、パケットを任意の入力ポートから指示された出力ポートに受信時と同一の順序で送信する。 - 特許庁 - This data transfer control method is provided with a process for allocating a fixed size of buffer area on the share memory to a pipe, and a process for controlling the USB host controller to transfer the data between a USB host unit and a USB device unit, via the fixed size of buffer area allocated to the pipe.
パイプに共有メモリ上の固定サイズのバッファ領域を割り当てる工程と、パイプに割り当てた前記固定サイズのバッファ領域を介して、ＵＳＢホスト装置とＵＳＢデバイス装置との間でデータ転送を行うように、ＵＳＢホストコントローラを制御する工程と、を備える。 - 特許庁 - The personal computer computes the ratio of a storing time of measurement data into a block buffer which is disposed in the module-type measuring devices 9a, 9b, to a storing time of the measurement data from the block buffer into the memory means attached to the personal computer, and has a display means for displaying the presence or the absence of missing storing the measurement data.
パーソナルコンピュータは、モジュール型計測器９ａ，９ｂに設けたブロックバッファへの計測データの格納時間と、ブロックバッファからパーソナルコンピュータに付設した記憶手段への計測データの格納時間との比を演算して計測データの格納漏れの有無を表示する表示手段を有する。 - 特許庁 - Still picture data 1 recorded in the AUX data (auxiliary data) area of a disk are read out to be written in a buffer memory (S001) and cluster data are made to be produced by additionally writing new still picture data 2 in a sector being the sector at the time the still picture data 1 written in the buffer are regarded as one cluster (S002).
ディスク９０のＡＵＸデータエリアに記録されている静止画データ１を読み出してバッファメモリに書き込み(S001)、このバッファメモリ上に書き込んだ静止画データ１を１クラスタとみた時の空きセクターに、この空きセクターに新たな静止画データ２を追記してクラスタデータを作成させるようにする(S002)。 - 特許庁 - An optical disk recording device comprises: a buffer control section 106 managing a buffer memory 107; a disk-like sate management section 109 managing/searching whether data can be recorded on a disk; a defect detection section 110 detecting a defective sector on the disk; and an optical disk drive device 112 recording data in the defective sector on the disk.
バッファメモリ１０７を管理するバッファ制御部１０６と、ディスクの記録可否状態を管理・探索するディスク状態管理部１０９と、ディスクの不良セクタを検出する欠陥検出部１１０と、不良セクタに対しても記録可能な光ディスクドライブ装置１１２を備える。 - 特許庁 - To avoid a trouble where, when data is intermittently recorded by using a buffer memory in a video sound recording device, recording becomes impossible and a buffer overflows because of vibration of the device from the outside, the recorded data is discontinuous timewise resulting in incomplete reproduction of data.
映像音声記録装置において、バッファメモリを用いて間欠的に記録する場合、外部から装置への振動などにより記録が不可能な状態になり、バッファがオーバーフローし、記録するデータが時間的に不連続で、不完全な再生しかできないデータになることを、回避する。 - 特許庁 - The memory element comprises a lower electrode, an n+ interface layer formed on the lower electrode, a buffer layer formed on the n+ interface layer, an oxide layer which has a variable resistance characteristics and is formed on the buffer layer, and an upper electrode formed on the oxide layer.
下部電極と、下部電極上に形成されたｎ＋界面層と、ｎ＋界面層上に形成されたバッファ層と、バッファ層上に形成されて可変抵抗特性を有する酸化物層と、酸化物層上に形成された上部電極とを備えるメモリ素子である。 - 特許庁 - This NAND flash memory device includes a cell array connected to a plurality of bitlines, a page buffer for storing data to be programmed in the cell array, and a bitline setup circuit for successively setting up the plurality of bitlines with a specified unit in accordance with the data stored in the page buffer.
本発明によるＮＡＮＤフラッシュメモリ装置は複数個のビットラインに連結されるセルアレイと、前記セルアレイにプログラムされるデータを貯蔵するページバッファと、前記ページバッファに貯蔵されたデータに応じて複数個のビットラインを一定の単位で順にセットアップするビットラインセットアップ回路とを含む。 - 特許庁 - To forecast the accumulation of data before the data stagnates at a buffer and prevent lost of data without preparing a useless memory space in a mobile device for storing the data, which is received from an outer device, in the buffer and transmitting the data to a radio network after processing the stored data.
外部機器から受信したデータをバッファに保存しその保存したデータを加工させて無線ネットワークに送信する移動機において、データがバッファに滞留し始める前に、データが溜まることを予測し、無駄なメモリ空間を用意することなくデータロストを防ぐことにある。 - 特許庁 - A leveling management information storage part 13 is connected to BMs 220 of buffer storage control parts 22 respectively included in eight lanes 21 through a lane connection bus 30, and each lane 21 is provided with a chip connection bus 24 connecting the buffer storage control part 22 and NVM (Nonvolatile Memory) chips 23.
平準化管理情報記憶部１３は、レーン接続バス３０を介して８つのレーン２１それぞれに含まれるバッファ記憶制御部２２のＢＭ２２０に接続され、各レーン２１には、バッファ記憶制御部２２とＮＶＭチップ２３とを接続するチップ接続バス２４が設けられている。 - 特許庁 - To provide a frame buffer management circuit for accelerating and improving efficiency in managing a memory shared individual FIFO type buffer which realizes fair reading of a variable length frame in the quantity of bands to be used and a delay time, rather than managing components in a link structure.
可変長フレームに対して、帯域使用量および遅延時間の点で公平な読出しを実現するメモリ共用の個別ＦＩＦＯ型バッファについて、構成要素をリンク構造によって管理するよりも高速化かつ効率化するフレームバッファ管理回路を提供する。 - 特許庁 - When the buffer 4 receives the data and the address, it generates a bus request for acquiring a right for the bus to a CPU 21 for the standby system, and when the right for the bus is acquired, the bus 15 and the bus 25 are connected by a conflict control switch 23 for the standby system, a content of a buffer 4 is written in a memory 22.
バッファ４は、データおよびアドレスを受信すると予備系ＣＰＵ２１に対してバス権獲得のためのバスリクエストを出し、バス権を獲得すると予備系競合制御スイッチ２３によってバス１５とバス２５が接続され、バッファ４の内容がメモリ２２に書き込まれる。 - 特許庁 - To provide a frame synchronizer circuit capable of suppressing the buffer area of a memory to the absolute minimum, and appropriately controlling an address control circuit even if a frame frequency differential amount exceeds a buffer capacity, thereby outputting a normal image.
メモリのバッファ領域を必要最小限に抑えるとともに、フレーム周波数差分量がバッファ容量を越えた場合においてもアドレス制御回路を適切に制御することができ、正常な画像を出力することが出来るフレームシンクロナイザ回路を提供することを目的とする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
