「buffer memory」を含む例文一覧(3204)
＜前へ 1 2 .... 33 34 35 36 37 38 39 40 41 .... 64 65 次へ＞- As a result, when it is detected that the destination of access by the CPU 7 is, for example a system bus control circuit 9 other than the inside memory 1, a buffer control circuit 4 invalidates a buffer 8, and a bus arbitrating circuit 3 controls the access to the inside memory 1 by the DMAC 6 and the bus access by the CPU 7 to be executed simultaneously.
その結果、ＣＰＵ７のアクセス先が内部メモリ１以外の例えばシステムバス制御回路９であることが検出されたとき、バッファ制御回路４はＢｕｆｆｅｒ８を無効にし、バス調停回路３は、ＤＭＡＣ６による内部メモリ１へのアクセスとＣＰＵ７のバスアクセスが同時に実行されるように制御する。 - 特許庁 - Besides, this device simultaneously performs data transfer between the memory part 2 and any one of first to third sector buffer RAM, data transfer between the memory part 2 and the ECC circuit part 6 and data transfer between any one of first to third sector buffer RAM and the host system device 20 in the case of continuously reading plural pieces of sector data.
また、連続して複数のセクタデータを読み出す場合、メモリ部２と第１から第３セクタバッファＲＡＭのいずれかとの間のデータ転送、メモリ部２とＥＣＣ回路部６との間のデータ転送、及び第１から第３セクタバッファＲＡＭのいずれかとホストシステム装置２０との間のデータ転送を同時に行う。 - 特許庁 - This buffer management system contains a host CPU 2 operating by program control, other devices 3 and 4, a communication controller 1 and a system bus 5 connecting respective devices and used to transfer information, and the communication controller 1 comprises an MPU 10, a main memory 12, a buffer memory 13, a DMAC 11, and communication control LSIs 14.
プログラム制御により動作する上位ＣＰＵ２と、他装置３、４と、通信制御装置１と、各装置間を接続し情報転送に使用されるシステムバス５とを具備し、通信制御装置１は、ＭＰＵ１０と、主メモリ１２と、バッファメモリ１３と、ＤＭＡＣ１１と、通信制御ＬＳＩ１４とにより構成される。 - 特許庁 - A wireless headphone system comprises a digital radio receiver 21 for receiving an audio signal transmitted from a player 10, a buffer memory 22 for storing received audio signals, a D/A converter 23 for converting an audio signal read from the buffer memory 22 into an analog signal, and an electro-acoustic transducer 24 for converting the analog signal into audio.
再生装置１０から送信される音声信号を受信するデジタル無線受信部２１、受信される音声信号を蓄えるバッファメモリ２２、バッファメモリ２２から読み出される音声信号をアナログ信号に変換するＤ／Ａ変換部２３、アナログ信号を音声に変換する電気音響変換器２４を備える。 - 特許庁 - The time sharing processor stores temporarily input data in a buffer memory 12, controls to read out by a read-out controller 13, generates beforehand a predetermined pattern in a pattern generating unit 16, and controls processing start timing for each buffer memory 12 by a cell processing unit 15 in response to a pattern generated by a timing controlling unit 17.
バッファメモリ１２に入力データを一時的に格納し、読出制御部１３にてその読出制御を行い、パターン生成部１６にて予め所定パターンを生成しておき、タイミング制御部１７にて生成したパターンに応じてセル化処理部１５によるバッファメモリ１２毎の処理開始タイミングを制御する。 - 特許庁 - The camera is provided with a system control section 106 that temporarily stores image information outputted from a signal processing section 103 to a buffer memory section 107 and can record the image information stored in the buffer memory section 107 to a recording medium by driving a recording section 105 when a release operation section 15 is operated.
信号処理部１０３から出力される画像情報をバッファメモリ部１０７に一次的に保存するとともにレリーズ操作部１５が操作された際このバッファメモリ部１０７に保存された画像情報を記録部１０５を駆動して記録媒体に記録できるようなシステム制御部１０６を備えたカメラを使用する。 - 特許庁 - The memory card 300 is a detachable memory card, and has: a first-in first-out type buffer area 313 temporarily storing all or a part of the encryption content 211 recorded in the hard disk 200 when reproducing the encryption content; and an area 312 managing the content temporarily stored in the buffer area 313 as a file.
また、メモリカード３００は、着脱可能なものであり、暗号化コンテンツ再生時にハードディスク２００に記録されている暗号化コンテンツ２１１の全部または一部を一時記憶する、先入れ先出し型のバッファ領域３１３と、バッファ領域３１３に一時記憶されるコンテンツをファイルとして管理する領域３１２とを備える。 - 特許庁 - A reuse decision part 123 decides whether data left in a buffer memory 119 are usable as playback data and when so, control is so performed as to reuse the playback data left in the buffer memory 119 without re-acquiring playback data from an optical disk 110, thereby solving the problem.
バッファメモリ１１９内に残っているデータが再生データとして再利用可能かどうかを再利用判定部１２３判定し、再利用可能な場合は、光ディスク１１０から再生データの再取得を行わず、バッファメモリ１１９内に残っている再生データを再利用するよう制御することにより、上記課題を解決する。 - 特許庁 - Since an input switching means 104 and an output switching means 105 are provided to switch the buffer memory 101 and the processor bus 103 for an input source and an output destination, the sampling rate conversion is realized in any optional direction in the case of write to and read from the buffer memory.
サンプリング率変換器１０２の入力元や出力先として、バッファメモリ１０１とプロセッサバス１０３とを切り替える、入力切替手段１０４及び出力切替手段１０５を設けたので、バッファメモリに書き込む際でも、バッファメモリから読み出す際でもどちらの方向でも任意の方向でサンプリング率変換が可能になる。 - 特許庁 - Management information necessary for recording data is copied in a buffer memory in step 110, data recording in a disk is controlled by using the management information of the buffer memory (steps 120 and 120), continuity between data in the disk is determined in step 150, and the management information of the disk is updated based on the determined continuity.
ステップ１１０において、データを記録するために必要な管理情報をバッファメモリ上に複製し、ディスクへのデータ記録に際してバッファメモリ上の管理情報を用いて制御（ステップ１２０、１３０）し、ステップ１５０においてディスク上のデータ間の連続性を判断し、それに基づきディスク上の管理情報を更新する。 - 特許庁 - Also, when the data of the same block as the block in which the reproduction data is already held in a buffer memory 23 by the past rewriting during data reproduction is reproduced again, it is discriminated whether or not the reproduction data of the same block on the buffer memory 23 is to be overwritten with the reproduction data of the rewritten block.
また、データ再生時に過去のリライトによりバッファメモリ２３に既に再生データが保持されているブロックと同一のブロックのデータが再度読み出された場合に、エラーブロックフラグおよび反復回数をもとに、リライトされたブロックの再生データでバッファメモリ２３上の同一のブロックの再生データを上書きするかどうかを判定する。 - 特許庁 - The memory system includes: a semiconductor memory in which randomized randomization data are written; and an MPU which switches, when the randomization data are read, a first mode for storing data after releasing the randomization in a buffer while releasing the randomization of the randomization data and a second mode for storing the randomization data in the buffer according to use of reading.
メモリシステムは、ランダマイズされたランダマイズデータが書き込まれる半導体メモリと、ランダマイズデータの読み出し時、ランダマイズデータのランダマイズを解除しながらバッファにランダマイズ解除後データを格納する第１のモードとランダマイズデータをバッファに格納する第２のモードとを読み出しの用途に応じて切り替えるＭＰＵとを具備する。 - 特許庁 - The telephone terminal includes a means (11) for detecting incoming call, a means (12) for requesting incoming call data to the data terminal if incoming call is detected and storing the incoming call data acquired through the request into a buffer memory (13), and a means (14) for ringing incoming call through a sound device using the incoming call data stored in the buffer memory.
電話端末は、通話の着信を検知する手段（11）と、着信が検知されたときに着信音データをデータ端末へ要求し且つ該要求により取得した着信音データをバッファメモリ（13）へ格納する手段（12）と、バッファメモリの着信音データを用いて音声デバイスにより着信音を鳴動させる手段（14）とを有する。 - 特許庁 - The data constitutions, start addresses, and number of blocks of first and second data transfer can be designated, and the input and output of data at a buffer memory side of the second data transfer is started when the input and output of data at the buffer memory side of the first data transfer is completed, and the other input and output is made executable as the consecutive one.
第１及び第２のデータ転送のデータ構成、開始アドレス、ブロック数などを指定可能にし、第１のデータ転送のバッファメモリ側の入出力の完了時点で、第２のデータ転送のバッファメモリ側の入出力を開始し、他方の入出力は連続したものとして実行可能にする。 - 特許庁 - A blocking brightness extension processing module 20 performs a blocking brightness extension process on each pixel of an image which is either a 360-degree all-round input image (Pa) of an elliptical surface stored in an image buffer memory 13 or a clipped image (object image) stored in an object image buffer memory 19 and is output for display.
ブロッキング輝度伸張処理部２０は、画像バッファメモリ１３に記憶された楕円面の３６０°全周入力画像（Ｐａ）とオブジェクト画像バッファメモリ１９に記憶された切り出し画像（オブジェクト画像）を処理対象に、表示出力する画像に対して画素単位のブロッキング輝度伸張処理を実施する。 - 特許庁 - When the remaining capacity is less than the set value, the disk device 7 generates a vacant region on the recording region by overwriting and recording the compressed signal from the buffer memory 13 onto the recording region and the compressed signal from the buffer memory 6 is recorded on the remaining recording regions and the vacant region.
ディスク装置７は、残量が設定値未満である場合に、バッファメモリ１３からの圧縮信号を記録領域に上書きして記録することで記録領域に空き領域を生成し、バッファメモリ６からの圧縮信号を記録領域のうちの残り領域および前記空き領域に記録する。 - 特許庁 - To reduce the load on a CPU, and detect and correct the error about data read from a NAND flash memory using hardware in a tone generation section without using a processor in the CPU or flash memory, in a tone generation apparatus in which waveform data is stored in the NAND flash memory and is read out from the flash memory to a waveform memory via a buffer and simultaneously reproduced.
ＮＡＮＤ型フラッシュメモリに波形データを格納し、そこから波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵにかかる負荷を軽減し、フラッシュメモリから読出したデータについてのエラー検出と訂正を、ＣＰＵやフラッシュメモリ内のプロセッサを利用することなく、楽音生成部内のハードウェアを利用して実現できるようにする。 - 特許庁 - In the semiconductor memory apparatus 100 used as a semiconductor storing part of the semiconductor apparatus, an output buffer circuit 6 outputs input data D[n-1:0] transmitted by a bypass line extended to the output buffer circuit 6 from the input buffer circuit 5 to output ports OUT0 to OUTn-1 in a bypass mode.
半導体装置の半導体記憶部として使用される半導体記憶装置１００では、出力バッファ回路６は、バイパスモード時に、入力バッファ回路５から出力バッファ回路６まで延在するバイパス線によって伝達される入力データＤ［ｎ−１：０］を出力ポートＯＵＴ０〜ＯＵＴｎ−１に出力する。 - 特許庁 - When the key repeat state is not set, the CPU10 writes the image data from an image memory 22 to an image buffer 20a, processes the image data in the image buffer 20a for a display purpose and writes the processed image data to a display image buffer 20b and makes a display driver 12 singly display an image on a screen of a display device 14.
キーリピート状態でなければ、ＣＰＵ１０は、画像メモリ２２から画像データを画像バッファ２０ａに読み込み、画像バッファ２０ａの画像データを表示用に処理して表示画面バッファ２０ｂに書き込み、表示駆動装置１２により表示装置１４の画面上に単独で画像表示させる。 - 特許庁 - The character string-searching/mode- converting part 24 searches for a predetermined identification character string from the data latched by the receiving buffer 22B, moves the printer 10 from the data garbage mode to a normal mode when the character string is recognized, and transfers the data after the character string is recognized to an input buffer memory part 31 of a printing part 30 from the receiving buffer 22B.
文字列検索・モード変換部２４は、受信バッファ２２Ｂにラッチされたデータから所定の識別文字列を検索し、これが認識されると、プリンタ１０をデータ捨てモードから通常モードに移行させ、文字列認識後のデータを受信バッファ２２Ｂから印刷部３０の入力バッファメモリ部３１に転送する。 - 特許庁 - Since a trace buffer control part 23 temporarily stores a trace packet generated by the trace information from the trace detection part 21 in a trace buffer 17 and a trace data output part 24 reads the trace information from the trace buffer 17 and supplies an emulator 13 with it, the emulator 13 stores the trace information in a trace memory 13a.
トレースバッファ制御部２３は、トレース検出部２１からのトレース情報より生成されたトレースパケットをトレースバッファ１７に一時的に記憶し、トレースデータ出力部２４がトレースバッファ１７からトレース情報を読み出してエミュレータ１３に供給するので、エミュレータ１３がトレース情報をトレースメモリ１３ａに記憶する。 - 特許庁 - The display controller 10 is provided with a buffer for temporarily storing the data from the frame memory, and this buffer is provided with a double buffer structure constituted of a first storage area for storing the display data equivalent to the first part of each display area and a second storage area for storing the display data equivalent to the second part.
この表示制御装置１０は、フレームメモリからのデータを一時的に記憶するバッファを備え、このバッファは、前記各表示エリアの第１の部分に相当する表示データを記憶する第１の記憶領域と、第２の部分に相当する表示データを記憶する第２の記憶領域とからなるダブルバッファ構造を有している。 - 特許庁 - In addition, a caller password detecting section 3 detects password information and an ID number storing function 4 has a plurality of buffer memories which can store ID numbers, searches the ID numbers stored in the buffer memories and detected caller telephone number information, and outputs the buffer memory information storing the coincident ID number to a set password storing function 5.
ＩＤ番号記憶機能４は、ＩＤ番号を記憶できる複数のバッファメモリを有し、これらのバッファメモリに記憶されたＩＤ番号と検出された発信者電話番号情報とのサーチを行い、一致したＩＤ番号が記憶されているバッファメモリ情報を設定済パスワード記憶機能５に出力する。 - 特許庁 - The semiconductor storage device which arranges two or more memory cells in a matrix and performs read operation and write operation, is configured so that load capacity (PA, PB, PC) to be driven by a buffer 15 is detected and an auxiliary buffer (auxiliary buffer main part 10A) is activated by a detection signal SBEN of the load capacity.
複数のメモリセルをマトリックス状に配置し、読み出し動作および書込み動作を行う半導体記憶装置において、バッファ１５が駆動する負荷容量（ＰＡ，ＰＢ，ＰＣ）を検出し、該負荷容量の検出信号ＳＢＥＮにより補助バッファ（補助バッファ本体１０Ａ）を活性化する構成としてある。 - 特許庁 - The screen generation part 66 stores data drawing the second area in buffer memories 62a or 62b, copying them in the other buffer memory and then, sequentially adds the data drawing the first area in the plurality of frames to the respective buffer memories 62a and 62b, respectively, to generate the screen.
画面生成部６６は、バッファメモリ６２ａ又は６２ｂに、第２領域を描画したデータを格納し、それを他方のバッファメモリに複製した後、複数のフレームにおける第１領域を描画したデータのそれぞれを順次それぞれのバッファメモリ６２ａ及び６２ｂに追加することにより、画面を生成する。 - 特許庁 - The printer controller comprises a data selecting section for dividing print page data being transferred from a page memory to a line buffer and selecting one kind of divided data being outtputted to the line buffer, and a select signal generating circuit section outputting a signal for selecting data being transferred to the line buffer.
ページメモリからラインバッファへ転送される印刷ページデータを分割すると共に、分割されたそれぞれのデータから１種類選択しラインバッファへの出力を行うデータ選択部と、ラインバッファに転送するデータを選択するための信号を出力するセレクト信号発生回路部を設けることにより達成できる。 - 特許庁 - The data traffic shaping method comprises a step for receiving a transported data packet, a step for storing at least one data packet in the buffer memory if the buffer memory has a space for receiving at least one data packet among the data packets, and a step for discarding at least another data packet if the buffer memory does not have a space for receiving at least another data packet among the data packets.
データトラフィックシェーピング方法は、転送されるデータパケットを受信する工程と、バッファメモリが、上記データパケットのうちの少なくとも１つのデータパケットを収容するためのスペースを有しているならば、上記少なくとも１つのデータパケットを上記バッファメモリ内に格納する工程と、上記バッファメモリが、上記データパケットのうちの少なくとも１つの他のデータパケットを収容するためのスペースを有していないならば、上記少なくとも１つの他のデータパケットを廃棄する工程とを含む。 - 特許庁 - To improve transfer performance of data and to solve a problem produced in writing incorrect data or transferring it to a host, by directly writing data into a nonvolatile memory and directly reading data from the nonvolatile memory without accumulating data in a buffer memory.
バッファメモリにデータをためることなく、不揮発性メモリに直接データを書き込み、また不揮発性メモリから直接データを読み出すことにより、データの転送性能を向上させると共に、誤ったデータが書き込まれたりホストに転送されたりすることによる不都合を解消する。 - 特許庁 - The packet buffer FIFO memory device includes a writing means for writing the writing packet data in the memory while specifying a writing address, a reading means for sequentially reading the packet data from the memory while specifying a reading address and a state control means for performing the FIFO control for the writing means and the reading means.
書き込みパケットデータについて書き込みアドレスを指定しつつメモリへの書き込みをなす書込み手段と、読み出しアドレスを指定しつつメモリからパケットデータを順次読み出す読出し手段と、書込み手段と読出し手段についてFIFO制御をなす状態制御手段と、を含む。 - 特許庁 - When an actual read request is issued from the CPU 1 to the network interface 100 after the lapse of a predetermined time since the prefetch request is issued, the memory bus interface 120 outputs the response data from the buffer memory 125 to a memory bus 10 in a predetermined timing specified by a BIOS.
プリフェッチ要求を発してから所定時間が経過した後に、ＣＰＵ１からネットワークインタフェース１００へ実際のリード要求を発すると、メモリバスインタフェース１２０が、ＢＩＯＳで規定される所定のタイミングで、応答データをバッファメモリ１２５からメモリバス１０に出力する。 - 特許庁 - The instrument body 3 is structured so as to set a buffer memory 24, a cinematographic memory 25, a correction image memory 26 at a bit width capable of retaining echo data without getting saturated when an ultrasonic echo signal is taken from the subject and to expand the input range more than the correction image data.
装置本体３は、被検体からの超音波エコー信号を取り込む際に、エコーデータを飽和することなく保持可能なビット幅にバッファメモリ２４，シネメモリ２５，補正用画像メモリ２６を設定し、補正用画像データよりも入力レンジを拡げるように構成している。 - 特許庁 - A storage device 2 includes a memory control part 23 for controlling reading or writing to a first nonvolatile semiconductor memory 25; a microprocessor 22 for controlling the inside of the storage device; and a memory 24 functioning as a buffer when reading or writing data from a host device 1.
記憶装置２には、第１の不揮発性半導体メモリ２５に対する読み出し又は書き込みを制御するメモリ制御部２３と、記憶装置内の制御を行うマイクロプロセッサ２２と、ホスト装置１からのデータの読み出し又は書き込み時のバッファとして機能するメモリ２４を備える。 - 特許庁 - A transfer control means 1a-5 acquires data written to the data buffer 1a-3-2a-n and the memory address with the data written, inquires of the node address correspondence means 1a-6 with the memory address to acquire the node address, and sends both data and memory address to the acquired node address.
転送制御手段１ａ−５は、データバッファ１ａ−３−２ａ〜ｎに書込まれるデータと、該データが書込まれるメモリ番地とを取得し、該メモリ番地をノード番地対応手段１ａ−６に問い合わせてノード番地を取得し、前述のデータとメモリ番地を併せて、取得したノード番地に送信する。 - 特許庁 - Also, at the reproducing operation, information is read from the detected signal detected from the magneto-optical disk 1, a reproduced RF signal out of this is decode-processed by a decoder 6, and written in a buffer memory region of a non-volatile memory 8 such as MRAM or the like by a memory controller 9.
さらに再生動作時には、光磁気ディスク１から検出された検出信号から情報が読み出され、この内の再生ＲＦ信号はデコーダ６で変調等のデコード処理が行われ、メモリコントローラ９によって、ＭＲＡＭ等の不揮発性メモリ８のバッファメモリ領域に書き込まれる。 - 特許庁 - The semiconductor device has a memory cell array, an output buffer that receives data from the memory cell array and outputs the data received from the memory cell array in response to a latency signal, and a latency circuit that generates the latency signal in response to CAS latency and a read-out signal.
メモリセルアレイ、メモリセルアレイからデータを受信し、レイテンシ信号に応答してメモリセルアレイから受信されたデータを出力する出力バッファ及びＣＡＳレイテンシと読出し信号に応答してレイテンシ信号を発生させるレイテンシ回路を備える半導体メモリ装置である。 - 特許庁 - The arithmetic processing unit assigns a partial area of the memory as a ring buffer to each of the plurality of processing nodes, and writes the operation result into the memory while circulating data writing locations in units of memory areas corresponding to the amount of operation result in the processing units.
そして、演算処理装置は、複数の処理ノードの各々に対してメモリの部分領域をリングバッファとして割り当て、上記処理単位の演算結果の量に対応したメモリ領域を単位としてデータの書き込み先を循環させながら、上記演算結果をメモリに書き込む。 - 特許庁 - To provide a device and a method for image processing which can perform faster processing than a sequential type image processor by deciding whether pixel data are before or after background image data when the pixel data are stored in an image buffer and completing platting through single processing and can make the memory capacity much less than the buffer memory capacity of a Z buffer type image processor.
画素データを画像バッファに格納する際に、その画素データが背景画像データの前にあるのか、背景画像データの後にあるのかを判定し、描画を１回の処理で行うようにし、逐次型画像処理装置よりも高速の処理が可能であり、かつＺバッファ型の画像処理装置のバッファメモリ容量よりも大幅にメモリ容量を低減することができる画像処理装置及び画像処理方法を提供する。 - 特許庁 - The moving video encoding/transmission controller is provided with a section 31 for monitoring a bit rate being output from a transmission buffer memory 22, and a switch for limiting data being output from the transmission buffer memory 22 when the output bit rate exceeds a predetermined value under monitoring of the transmission bit rate monitoring section 31 so that the output bit rate can be lowered and VBV buffer underflow can be avoided.
送信バッファメモリ２２から出力される出力ビットレートを監視する伝送ビットレート監視部３１と、伝送ビットレート監視部３１の監視により前記出力ビットレートが一定の値を超える場合に送信バッファメモリ２２から出力されるデータを制限させるスイッチとを備えることにより、出力ビットレートを下げることができ、結果としてＶＢＶバッファアンダーフローを回避することができる。 - 特許庁 - When the operation request is inputted in a buffer, a line number included in the buffer is inputted in an address selection register 42 fixedly wired to an address decoder 44 allocated to the data memory and to specify an address of a line corresponding to a line number.
バッファに演算要求を入力すると、データメモリに割り当てられていて、行番号に対応する行のアドレスを指定するアドレス復号器４４に固定配線されたアドレス選択レジスタ４２に、バッファに含まれた行番号が入力される。 - 特許庁 - The buffer 11 for data of a DMA diagnostic part 1 holds addresses and the data inputted by a DMA controller part 2 through a system and the buffer 12 for the data holds the addresses and the data outputted by the DMA controller part 2 through a memory bus.
ＤＭＡ診断部１のデータ用バッファ１１はＤＭＡコントローラ部２が入力するアドレス及びデータをシステムバスを介して保持し、データ用バッファ１２はＤＭＡコントローラ部２が出力するアドレス及びデータをメモリバスを介して保持する。 - 特許庁 - The computer system includes a CPU core, a DSP core, a data cache, a first and a second sequential buffer modules, and an external memory, and sequentially accesses input or output data transmitted in or from the DSP core using a sequential buffer instead of the data cache.
ＣＰＵコア、ＤＳＰコア、データキャッシュ、第１及び第２シーケンシャルバッファモジュール、及び外装メモリを含み、ＤＳＰコアに／から伝達される入力または出力データをデータキャッシュを使用せず、シーケンシャルバッファを使用してシーケンシャルにアクセスする。 - 特許庁 - A CA/CP section receives and decrypts the TS packet stored in the first TS buffer section, and also encrypts some of the decrypted TS packets for replication-protection in preparation for storage into the external memory device in case the first TS buffer section is full.
ＣＡ／ＣＰ部は、第１ＴＳバッファ部に保存されたＴＳパケットを受信して解読し、また第１ＴＳバッファ部がフルになれば外部メモリ装置への保存に備えて複製防止のために解読されたＴＳパケットの一部を暗号化する。 - 特許庁 - When receiving the retransfer requirement during the data enable time, a transmitter detects the error, changes a memory access region of the buffer, performs a series of data transfer to the last, and reads out the data required the retransfer from the buffer and retransfers them.
転送装置は、データイネーブルの期間内に再送要求を受信すると、誤りを検出しバッファのメモリアクセス領域を変更し一連のデータ転送を最後まで行い、次いで再送要求のあったデータをバッファから読み出し再送する。 - 特許庁 - The image processing device is composed of a page buffer, an engine, a font cache memory for temporarily caching font images corresponding to character codes, a receiving buffer, a font ROM 11 and HDD 12 storing fonts, a character generation unit, a character management unit, and a control unit.
ページバッファ、エンジン、文字コードに対応するフォントイメージを一時的にキャッシュするフォントキャッシュメモリ、受信バッファ、フォントが入っているフォントＲＯＭ１１及びＨＤＤ１２、文字生成部、文字管理部、制御部から構成される画像処理装置である。 - 特許庁 - The data writing circuit is provided with a buffer circuit including serially connected first and second output transistors and for outputting a write signal to write data in a memory cell, and a control circuit for controlling the buffer circuit.
データ書き込み回路には、直列接続された第１出力トランジスタと第２出力トランジスタとを有し、メモリセルにデータを書き込むための書き込み信号を出力するバッファ回路と、このバッファ回路を制御する制御回路とが設けられている。 - 特許庁 - Buffer circuits 60 and 62 read out the pixel data periodically from the SDRAM 58, performs processing by a filter circuit 68, generates a plurality of lines of processed pixel data and writes the processed pixel data back to the plurality of memory blocks of the SDRAM 58 by buffer circuits 64 and 66.
バッファ回路６０，６２は，画素データをＳＤＲＡＭ５８から周期的に読み出し，フィルタ回路６８によって演算処理を施し，複数ラインの処理画素データを作成し，バッファ回路６４，６６によってＳＤＲＡＭ５８の複数のメモリブロックに書き戻す。 - 特許庁 - A memory interface circuit includes a system clock synchronizing circuit 19 and a delay detection circuit 18 positioned in front of the system clock synchronizing circuit 19 for detecting a transmission delay from a clock supply buffer 23 to a data strobe buffer 16-1.
システムクロック同期化回路（１９）と、システムクロック同期化回路（１９）の前段に配置され、クロック供給バッファ（２３）からデータストローブバッファ（１６−１）までの伝達遅延を検出する遅延検出回路（１８）とを具備するメモリインターフェース回路を構成する。 - 特許庁 - The control part 11 records the log information in a temporary buffer 154 if the erasing flag 152 is on when the event of recording the log information has occurred, and copies the contents of the temporary buffer 154 in the flash memory during idling.
また、制御部１１は、ログ情報の記録を行う事象が発生した場合に消去中フラグ１５２がオンであれば、一時バッファ１５４にログ情報を記録し、アイドル状態時に一時バッファ１５４の内容をフラッシュメモリ１２にコピーする。 - 特許庁 - At the time of driving of the liquid discharge head 96, the shape-memory polymer of the binding force buffer layer 86 is in a rubber region having a low degree of elasticity, and becomes the buffer layer for decreasing the binding force of the substrate binding for binding the piezoelectric film 88 in the film surface direction.
液体吐出ヘッド９６の駆動時には、拘束力緩衝層８６の形状記憶ポリマーは、弾性率が低いゴム領域となり、圧電膜８８を膜面方向に拘束する基板拘束の拘束力を低減する緩衝層となる。 - 特許庁 - Whether or not writing/reading logical addresses are matched with the addresses stored in the logical address storage parts is determined in reading/writing data, and when those addresses are matched, data are read from the buffer corresponding to the logical address storage part, and the data are written through the buffer in a flash memory.
データを読み書きする際に論理アドレス格納部の論理アドレスと一致するかどうかを判別し、一致する場合には論理アドレス格納部に対応する場合からデータを読み、又はそのバッファを介してフラッシュメモリにデータを書込む。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
