「buffer memory」を含む例文一覧(3203)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 64 65 次へ＞- A plural line buffer type memory LSI with parallel collating function having it in a plural line buffer part in a plural line buffer type memory LSI is realized.
複数ラインバッファ型メモリＬＳＩにおける複数ラインバッファ部に並列照合機能を持たせた並列照合機能付き複数ラインバッファ型メモリLSIを実現する。 - 特許庁 - A picture processor 14 is provided with a first buffer memory 30, a second buffer memory 31, and a third buffer memory 32 for storing the plural pictures of the same subject obtained by a device 12 to be tested.
画像処理装置１４は、被試験デバイス１２が取得した同一被写体の複数の画像を格納する第１バッファメモリ３０、第２バッファメモリ３１，第３バッファメモリ３２をもつ。 - 特許庁 - The USB host controller 11 includes: a buffer memory 2 for USB pipe having a first buffer memory region 41 and a second buffer memory region 42, and a buffer memory control unit 1 configured to control a data transfer between the buffer memory 2 for USB pipe and each of first and second devices 18 and 19.
本発明にかかるＵＳＢホストコントローラ１１は、第１のバッファメモリ領域４１と第２のバッファメモリ領域４２とを有するＵＳＢパイプ用バッファメモリ２と、第１の機器１８と第２の機器１９とＵＳＢパイプ用バッファメモリ２の間のデータ転送を制御するバッファメモリ制御部１を備える。 - 特許庁 - A buffer memory 13 is provided between a drive device 10 and a video memory 12 of a display device 11.
ドライブ装置１０とディスプレイ装置１１のビデオメモリ１２間にバッファメモリ１３を設ける。 - 特許庁 - The semiconductor memory device is equipped with; a memory cell array 1; a data buffer 2; and a column switch 5.
半導体記憶装置は、メモリセルアレイ１、データバッファ２及びカラムスイッチ５を備えている。 - 特許庁 - The image signal processing section 30 has a buffer memory 32 and a side surface image memory 35.
画像信号処理部３０はバッファメモリ３２および側面画像メモリ３５を有する。 - 特許庁 - MEMORY DEVICE WITH WRITE-PROTECTABLE BUFFER MEMORY, AND INFORMATION PROCESSING SYSTEM INCLUDING SAME
書き込み防止可能なバッファメモリを有するメモリ装置及びそれを含む情報処理システム - 特許庁 - The buffer memory stores data which is read out from the flash memories by the memory controllers.
バッファメモリは、前記メモリコントローラにより前記フラッシュメモリから読み出されたデータを格納する。 - 特許庁 - A memory controller 15 controls the storage of the low-resolution motion image into a buffer memory 16.
メモリコントローラ１５は、解像度の低い動画像のバッファメモリ１６への記憶を制御する。 - 特許庁 - A memory buffer size setting unit 15 changes size of the dedicated memory buffer based on the data of the resource used amount such as an actual memory used amount or an I/O issuance frequency.
メモリバッファサイズ設定部１５は，実メモリ使用量やＩ／Ｏ発行回数などの資源使用量のデータに基づいて，専用メモリバッファのサイズを変更する。 - 特許庁 - When data memory capacity of the buffer memory 41 exceeds 80%, a bus right is given to the sub CPU 10B, and the data of the buffer memory 41 are transferred to the HDD 50.
バッファメモリ４１のデータ記憶容量が８０パーセントを越えると、バス権をサブＣＰＵ１０Ｂに与え、バッファメモリ４１のデータをＨＤＤ５０へ転送する。 - 特許庁 - A buffer writing circuit 52 writes the data, which are read from a synchronous memory 7 by a burst access while switching memory banks, into a buffer memory in a word unit.
バッファ書き込み回路（５２）は、同期型メモリ（７）からメモリバンクを切換えながらバーストアクセスで読み出されるデータをワード単位でバッファメモリに書き込む。 - 特許庁 - A buffer memory is configured of two stages, that is, a first buffer memory matched with the transfer unit of data with an external device and a second buffer memory matched with the write-in unit of a nonvolatile memory for temporarily storing data.
データを一時的に格納するためにバッファメモリを、外部装置とのデータの転送単位にあわせた第１のバッファメモリと、不揮発性メモリの書き込み単位にあわせた第２のバッファメモリの２段階で構成する。 - 特許庁 - A transmission buffer memory 14 sequentially stores transmitting data to each buffer provided to its inside.
送信バッファメモリ１４は、内部に設けられているバッファ毎に、送信するデータを順次格納する。 - 特許庁 - Buffer memory utilization can be improved by storing multiple packets in a single buffer.
バッファ・メモリ利用を、単一のバッファに複数のパケットを保管することによって改善することができる。 - 特許庁 - FRAME BUFFER MEMORY SYSTEM FOR REDUCING PAGEOMISSING AT THE TIME OF EXPRESSING POLYGON BY USING COLOR AND Z- BUFFER
カラ—及びｚバッファを用いて表現するときのペ—ジ落ちを減少させるフレ—ムバッファメモリ—システム - 特許庁 - The shared memory interface 4 includes a buffer memory 13 interposed between the main body B1 and the shared memory 3.
共有メモリインターフェイス４は、メインバスＢ１と共有メモリ３との間に介在するバッファメモリ１３を備える。 - 特許庁 - A memory card includes a register circuit 13, a data buffer circuit 14, a memory I/F controller 16, and a flash memory 17.
メモリカードは、レジスタ回路１３、データバッファ回路１４と、メモリＩ/Ｆコントローラ１６と、フラッシュメモリ１７を備えている。 - 特許庁 - To perform distortion correction in a buffer memory of small capacity.
容量が小さなバッファメモリでディストーション補正処理を行う。 - 特許庁 - PAGE BUFFER OF FLASH MEMORY DEVICE, AND PROGRAMMING METHOD USING THE SAME
フラッシュメモリ装置のページバッファおよびそれを用いたプログラム方法 - 特許庁 - PAGE BUFFER AND VERIFYING METHOD OF FLASH MEMORY DEVICE USING THE SAME
ページバッファおよびこれを用いたフラッシュメモリ素子の検証方法 - 特許庁 - BUFFER MEMORY FOR BLOCK DATA TRANSFER AND SERIAL DATA TRANSMISSION RECEPTION SYSTEM
ブロック・データ転送用バッファメモリ及びシリアルデータ送受信システム - 特許庁 - When music is reproduced, it is reproduced by the buffer memory 11.
楽曲を再生する時はバッファメモリ１２により再生する。 - 特許庁 - DEVICE AND METHOD FOR CONTROLLING LINKED LIST SYSTEM BUFFER MEMORY
リンクトリスト方式バッファメモリ制御装置およびその制御方法 - 特許庁 - SYSTEM AND METHOD FOR BALANCING MULTIPLE MEMORY BUFFER SIZES
複数のメモリ・バッファ・サイズを均衡させるためのシステムおよび方法 - 特許庁 - PAGE BUFFER AND MULTIBIT NONVOLATILE MEMORY DEVICE INCLUDING THE SAME
ページバッファおよびこれを含むマルチ−ビット不揮発性メモリ装置 - 特許庁 - PAGE BUFFER OF FLASH MEMORY DEVICE AND ITS PROGRAM OPERATION CONTROL METHOD
フラッシュメモリ素子のページバッファ及びそのプログラム動作制御方法 - 特許庁 - ADDRESS BUFFER AND METHOD FOR BUFFERING ADDRESS IN SEMICONDUCTOR MEMORY DEVICE
半導体記憶装置のアドレスバッファ及びアドレスバッファリング方法 - 特許庁 - To prevent overflow of a buffer memory storing reproduced data and efficiently use the capacity of the buffer memory.
再生したデータを記憶するバッファメモリのオーバーフローを防ぐとともにバッファメモリの記憶容量を効率的に利用することである。 - 特許庁 - The module 524 secures the selected memory range on the memory as the buffer, and executes the specific process by use of the secured buffer.
モジュール５２４は、選択されたメモリ範囲をバッファとしてメモリに確保し、確保されたバッファを用いて特定の処理を実行する。 - 特許庁 - Images corresponding to a predetermined time before an event among the images stored in the first buffer memory 34 are copied to a second buffer memory 36.
第１バッファメモリ３４に記憶された画像のうちイベント前所定時間分の画像が第２バッファメモリ３６に複写される。 - 特許庁 - With a sound- recording button ON, a buffer memory write start command is sent and input information is sequentially written to a buffer memory 40.
録音スタートボタンの投入により、バッファメモリ書込み開始指令を出して入力情報をバッファメモリ４０に順次書込む。 - 特許庁 - By using a read buffer and a write buffer, the memory controller can switch transfer to an array of the memory device of data stored in the write buffer and transfer to the read buffer of data in the array of the memory device.
読み出しバッファと書き込みバッファとを使用することにより、メモリ・コントローラは、書き込みバッファ内に格納されたデータのメモリ・デバイスのアレイへの転送と、メモリ・デバイスのアレイ内のデータの読み出しバッファへの転送と、を切り替えることができる。 - 特許庁 - Also, the arbitration control part 14 transfers the data from the main bus B1 to the buffer memory 13 in the case of writing data in the shared memory 13, and makes the shared memory write the data of the buffer memory 13.
また、調停制御部１４は、共有メモリ１３への書込時にはメインバスＢ１からバッファメモリ１３にデータを転送しバッファメモリ１３のデータを共有メモリに書き込ませる。 - 特許庁 - The signals inputted to the control pads 12 are outputted to an RST buffer 25, a CE buffer 26, a WE buffer 27, an RE buffer 28, a CLE buffer 29, and an ALE buffer 30 of respective memory chips 2.
制御パッド１２に入力される信号は、それぞれメモリチップ２が有するＲＳＴバッファ２５、ＣＥバッファ２６、ＷＥバッファ２７、ＲＥバッファ２８、ＣＬＥバッファ２９、及びＡＬＥバッファ３０に出力される。 - 特許庁 - A buffer control part (30) performs output control of the buffer (20) such that the memory access parameter is outputted in order corresponding to each bank of the multi-bank memory from the buffer (20).
バッファ制御部（３０）は、バッファ（２０）からマルチバンクメモリの各バンクに対応する順にメモリアクセスパラメータが出力されるようにバッファ（２０）の出力制御を行う。 - 特許庁 - In this bridge device 40, the data buffer is constituted of plural memory blocks 4161-416n, and the constitution of the data buffer in which the memory blocks 4161-416n are combined is stored in a buffer constitution memory 413.
ブリッジ装置４０は、複数のメモリブロック４１６１〜４１６ｎで前記データバッファを構成し、メモリブロック４１６１〜４１６ｎを組合わせたデータバッファの構成をバッファ構成メモリ４１３に格納する。 - 特許庁 - This memory controller 10 consists of a bus I/F 12, an address decoding part 14, a buffer writing controlling part 16, a buffer A 18, a buffer B 20, a memory reading request controlling part 22, a memory controlling part 24 and a memory 26.
メモリ制御装置１０は、メモリ制御装置１０は、バスＩ／Ｆ１２、アドレスデコード部１４、バッファ書き込み制御部１６、バッファＡ１８、バッファＢ２０、メモリ読み出し要求制御部２２、メモリ制御部２４、及びメモリ２６で構成されている。 - 特許庁 - METHOD AND DEVICE FOR ACCESSING MEMORY BUFFER IN TIME DIVISION MULTIPLEX SYSTEM
時分割多重化システムにおけるメモリバッファアクセス方法および装置 - 特許庁 - The writing part 2 writes the input data into a buffer memory 1.
書き込み部２は、入力されたデータをバッファメモリ１に書き込む。 - 特許庁 - The binding force buffer layer 86 is, for example, a shape-memory polymer.
拘束力緩衝層８６は、例えば、形状記憶ポリマーである。 - 特許庁 - To increase the transfer speed of data transfer passing a buffer memory.
バッファメモリを経由するデータ転送の転送速度を向上させる。 - 特許庁 - PAGE BUFFER, NONVOLATILE MEMORY DEVICE AND DEVICE FOR DETERMINING THE NUMBER OF PASS BITS
ページバッファ、不揮発性メモリ装置及びパスビット個数判断装置 - 特許庁 - Image data from an image sensor section is stored in a buffer memory A (S15).
イメージセンサ部からの画像データをバッファメモリ（Ａ）に記憶する（Ｓ１５）。 - 特許庁 - To provide a memory device having a page buffer of a dual register structure.
デュアルレジスタ構造のページバッファを有するメモリ装置を提供する。 - 特許庁 - A memory cell of a cache buffer is logically divided into many pages.
キャッシュ・バッファのメモリセルが論理的に多数のページに分割される。 - 特許庁 - A single IC is employed for the processor, the common share buffer memory and the cache.
プロセッサ、共有バッファメモリ及びキャッシュは単一のＩＣである。 - 特許庁 - The buffer memory includes a boot RAM for temporarily storing said boot code.
バッファメモリは、前記ブートコードを一時的に記憶するブートラムを含む。 - 特許庁 - The emails are preloaded into an internal memory buffer to speed up the process.
処理速度の向上のため、メールは内部バッファにプリロードされます。 - PEAR - NONVOLATILE MEMORY DEVICE EQUIPPED WITH BUFFER FOR TEST AND TESTING METHOD THEREOF
テスト用バッファを備えた不揮発性メモリ装置及びそのテスト方法 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- PEAR
- Copyright © 2001 - 2008 by the PEAR Documentation Group.
This material may be distributed only subject to the terms and conditions set forth in the Open Publication License, v1.0 or later (the latest version is presently available at http://www.opencontent.org/openpub/ ).
