「buffer memory」を含む例文一覧(3204)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 64 65 次へ＞
  • To provide a mobile wireless communication terminal device and a memory managing method that can realize a MAC-hs buffer and an RLC buffer with physically one memory when packet data in MAC-hs PDU units are stored in the MAC-hs buffer and suppress an increase in memory capacity without using any complicated memory control method.
    ＭＡＣ−ｈｓ ＰＤＵ単位のパケットデータをＭＡＣ−ｈｓバッファに格納する際に、ＭＡＣ−ｈｓバッファとＲＬＣバッファとを物理的に１つのメモリで実現でき、かつ複雑なメモリ制御方法を用いることなくメモリ量の増加も抑制する。 - 特許庁
  • While carrying out recording by the ZLW through transfer from the buffer memory 25 to the read/write head 110, the transfer of the recording data from the host device 100 to the buffer memory 25 is carried out according to the available size of the buffer memory 25.
    また、バッファメモリ２５から記録再生ヘッド１１０への転送を行ってＺＬＷにより記録を行う間に、バッファメモリ２５の空きサイズに応じて、ホスト装置１００からバッファメモリ２５への記録データの転送を行う。 - 特許庁
  • To realize a reduced cost and a processor miniaturization by suppressing increase in the capacity of a buffer memory, and to realize high-speed processing by removing the data transferring work of a CPU from a receiving buffer memory to a transmitting buffer memory.
    バッファメモリの増大を抑制してコストダウン、装置の小型化を図ることができると共に、ＣＰＵによる受信用バッファメモリから送信用バッファメモリへのデータの移し変え作業を無くして処理の高速化を実現すること。 - 特許庁
  • MEMORY TESTER WITH MEMORY SET WHICH CAN BE CONSTRUCTED FOR USING AS ERROR CATCHING RAM, TagRAM, BUFFER MEMORY AND STIMULATION LogRAM
    エラー捕捉ＲＡＭ、ＴａｇＲＡＭ、バッファメモリ及び刺激ＬｏｇＲＡＭとして使用するために構成可能なメモリセットを備えるメモリテスター - 特許庁
  • To provide a memory leakage restoration method that restores a link memory from a memory leakage state while being in an operating state and to provide a buffer processing unit.
    運用状態のままでリンクメモリをメモリリーク状態から復旧するメモリリーク復旧方法、およびバッファ処理装置を提供する。 - 特許庁
  • Memory elements as the auxiliary capacity of the display, and memory elements as a buffer memory of the line sensor, are commonalized to improve portability.
    また、表示部の補助容量としてのメモリ素子と、ラインセンサのバッファメモリとしてのメモリ素子と、を共通化して、携帯性を高める。 - 特許庁
  • The control part carries out data communication to the 1st buffer memory and data communication from the 2nd buffer memory with specific convenient timing according to the specific job and instructs the reader writer to communicate in the specific timing, thereby controlling data transmission from the 1st buffer memory to the memory tags and data transmission from the memory tags top the 2nd buffer memory with timing independent of the data communication.
    制御部は、所定のジョブに応じて都合の良い所定のタイミングで第１のバッファメモリへのデータ通信および第２のバッファメモリからのデータ通信を行い、所定のタイミングでリーダ／ライタに通信実行を指示することで、データ通信と独立したタイミングで第１のバッファメモリからメモリタグへのデータ送信とメモリタグからの第２のバッファメモリへのデータ送信を制御する。 - 特許庁
  • In a method and buffer device 100 for data stream transformation, a buffer memory 1 is configured into addressable locations for writing an input data stream therein, a label memory 2 is used for storing write and read label positions, and a buffer controller 3 is connected to the buffer memory 1 and the label memory 2.
    データストリーム変換のための方法及びバッファ装置１００において、バッファメモリ１には入力データストリームを書き込むためのアドレス指定可能位置が構成され、ラベルメモリ２は書き込みラベル位置及び読み取りラベル位置を記憶するために使用され、バッファコントローラ３はバッファメモリ１とラベルメモリ２とに接続される。 - 特許庁
  • This memory controller divides a memory access request, decides priority of the memory access requests, and distribute them to a high-priority command buffer 105 holding the high-priority memory access request and a low-priority command buffer 106 holding the low-priority memory access request.
    メモリアクセス要求を分割してメモリアクセス要求の優先度を判定し、優先度の高いメモリアクセス要求を保持する高優先度コマンドバッファ１０５と、優先度の低いメモリアクセス要求を保持する低優先度コマンドバッファ１０６とに振り分ける。 - 特許庁
  • A serial/parallel conversion means 8 outputs a data transfer request only when a local buffer 6 is transferring data to a buffer memory 5 or the buffer 6 gives no transfer request to the memory 5.
    直並列変換手段８は、局所バッファ６がバッファメモリ５とデータ転送を実行している時、あるいはバッファメモリ５に転送要求を出していない時のみデータ転送要求を出すようにする。 - 特許庁
  • A buffer device 11 is provided with a writing address register 13 holding the writing address pointer (WP) of a buffer memory 12, a reading address register 14 holding the reading address pointer (RP) of the buffer memory 12 and a writable end address register 17 holding the writable end address (DP) of the buffer memory 12.
    バッファ装置１１は、バッファメモリ１２の書き込みアドレスポインタ（ＷＰ）を保持する書き込みアドレスレジスタ１３と、バッファメモリ１２の読み出しアドレスポインタ（ＲＰ）を保持する読み出しアドレスレジスタ１４と、バッファメモリ１２の書き込み可能エンドアドレス（ＤＰ）を保持する書き込み可能エンドアドレスレジスタ１７を備える。 - 特許庁
  • A buffer state recognizing means 23 recognizes the buffer state from contents of the control side notice information control memory 22.
    バッファ状態認識手段２３は、制御側通知情報管理メモリ２２の内容からバッファ状態を認識する。 - 特許庁
  • The output musical sound data of a sound source circuit 23 are written to a memory 31 through a buffer 24, a selector 26, and a buffer 30.
    音源回路２３の出力楽音データは、バッファ２４、セレクタ２６、バッファ３０を介してメモり３１に書き込まれる。 - 特許庁
  • The memory devices also include a column decoder, a data register buffer unit, a row decoder, an erase control unit, and an input/output buffer unit.
    メモリデバイスは、列デコーダ、データレジスタバッファ部、行デコーダ、消去制御部、及び入力／出力バッファ部とを含んでいる。 - 特許庁
  • An antialias state flag showing a memory storage image to the rendering buffer is stored in an area information buffer.
    このときのレンダリングバッファへのメモリ格納イメージを示すアンチエイリアス状態フラグを領域情報バッファに格納する。 - 特許庁
  • A buffer memory (102) is operated as a ring buffer for storing image data within latest fixed time from a camera section (102).
    バッファメモリ（１０２）は、カメラ部（１０２）からの直近の一定時間内の画像データを記憶するリングバッファとして動作する。 - 特許庁
  • To provide a memory controlling an address buffer by utilizing a programmable delay circuit.
    プログラマブル遅延回路を利用してアドレス・バッファを制御するメモリを提供する。 - 特許庁
  • An audio data transfer device 40 includes a buffer memory 45 and a lookahead part 44.
    オーディオデータ転送装置４０は、バッファメモリ４５及び先読み部４４を有する。 - 特許庁
  • PAGE BUFFER, ITS DRIVING METHOD , AND NONVOLATILE MEMORY DEVICE PROVIDED WITH THE SAME
    ページバッファ及びその駆動方法、並びにこれを具備した不揮発性メモリ装置 - 特許庁
  • A prefetch buffer is added to a memory controller with accompanying prefetch logic.
    プリフェッチ・バッファが、付随するプリフェッチ・ロジックとともに、メモリ・コントローラに追加される。 - 特許庁
  • A signal processing part 13 stores read play back data in a buffer memory 14.
    信号処理部１３は、読み取った再生データをバッファメモリ１４に格納する。 - 特許庁
  • On the CF card 4, compressed image data stored in the buffer memory 3 are recorded.
    ＣＦカード４には、バッファメモリ３に記憶した圧縮画像データが記録される。 - 特許庁
  • A buffer memory 10 sequentially stores moving picture data with a predetermined period as a unit.
    バッファメモリ１０は、所定期間を単位として動画データを順次格納する。 - 特許庁
  • BUFFER MEMORY SYSTEM FOR RASTER/BLOCK CONVERSION OF ENCODING PROCESSOR FOR IMAGE SIGNAL
    画像信号の符号化処理装置におけるラスタ／ブロック変換用のバッファメモリシステム - 特許庁
  • METHOD AND APPARATUS FOR GENERATING MULTIPLE NETWORK STREAMS FROM LARGE-SCALE MEMORY BUFFER
    大規模メモリバッファから複数のネットワークストリームを生成する方法及び装置 - 特許庁
  • The addressing modes includes a circular buffer memory modem a frame mode an a sorting mode.
    アドレシング・モードには、巡回バッファ・メモリ・モード、フレーム・モード、およびソーティング・モードがある。 - 特許庁
  • The character pattern and plural candidate character patterns are stored in the picture buffer memory 118.
    文字パターンと複数の候補文字パターンを画像バッファメモリ１１８に記憶する。 - 特許庁
  • Image data read from a video memory 3 are written in a primary buffer 12.
    １次バッファ１２には、ビデオメモリ３から読み出された画像データが書き込まれる。 - 特許庁
  • The obtained error information searched from the nonvolatile memory is stored in the buffer.
    不揮発性メモリから検索された取得エラー情報は、バッファに記憶される。 - 特許庁
  • To provide a system and method for balancing multiple memory buffer sizes.
    複数のメモリ・バッファ・サイズを均衡させるためのシステムおよび方法を提供する。 - 特許庁
  • A buffer memory structure is configured to receive data from raw image files.
    バッファメモリ構造がデータを生イメージファイルから受信するよう構成されている。 - 特許庁
  • A cache tag buffer 270 for storing a part of the cache tag memory 26 is prepared.
    キャッシュタグメモリ２６０の一部を格納するキャッシュタグバッファ２７０を用意する。 - 特許庁
  • RAM memory that is set aside as a specialized buffer storage that is continually updated
    常に更新される、専用のバッファ記憶装置として当てられるRAM記憶装置 - 日本語WordNet
  • SYSTEM FOR RECEIVING ISOCHRONOUS DATA STREAM IN COMPUTER BY USING MAIN MEMORY BUFFER
    メインメモリバッファを用いてコンピュータにおいて等時性データストリームを受信するシステム - 特許庁
  • To provide a method for efficiently using a buffer memory of a tape drive.
    テープ・ドライブのバッファ・メモリを効率良く使用するための方法を提供する。 - 特許庁
  • In this case, the device cost is reduced because only one buffer memory is needed.
    そして、この場合、バッファメモリは１つだけでよいので、装置コストが低減する。 - 特許庁
  • The memory impedance adjuster 33 issues a ZQ adjustment command instructing impedance adjustment of an output buffer of a memory 2.
    メモリインピーダンス調整部33は、メモリ2の出力バッファのインピーダンス調整を指示するZQ調整コマンドを発行する。 - 特許庁
  • The buffer has an arbitration block that assigns priorities to memory requests for accessing the memory device.
    該バッファはメモリ装置へアクセスするためのメモリ要求に対して優先付けを行うアービトレーションブロックを有している。 - 特許庁
  • The image data by one slice stored in a slice output buffer 7a are transferred to the frame memory 5 through direct memory access DMA.
    スライス出力バッファ７ａに格納された、１スライス分の画像データは、フレームメモリ５に、DMA転送される。 - 特許庁
  • In this memory interface, a buffer (20) comprises a plurality of blocks each corresponding to each bank of the multi-bank memory.
    メモリインタフェースにおいて、バッファ（２０）は、マルチバンクメモリの各バンクに対応する複数のブロックで構成されている。 - 特許庁
  • A memory controller 73 allows a buffer memory 74 to store the latest still images among the successively generated still images.
    メモリコントローラ７３は、順次生成された静止画像の内の最新の静止画像をバッファメモリ７４に記憶させる。 - 特許庁
  • In dependence upon the dirty pixel data, the new pixel value stored within the tile memory are written to the frame buffer memory.
    ダーティピクセルデータに応じて、タイルメモリ内に記憶された新規のピクセル値は、フレームバッファメモリに対して書き込まれる。 - 特許庁
  • This often means that the memory allocation is limited by the socket buffer limits, not by the system memory.
    多くの場合は、システムメモリが足りないわけではなく、ソケットバッファの大きさによるメモリ割り当ての制限である。 - JM
  • This semiconductor memory has a standard bus 1, a plurality of flash memories 4, a light buffer memory 5 for temporarily holding data, and a processor 2.
    標準バス１、複数個のフラッシュメモリ４、データを一時保持するためのライトバッファメモリ５、プロセッサ２を有する。 - 特許庁
  • To provide a page buffer for flash memory device in which program trouble of a NAND flash memory element can be reduced.
    ＮＡＮＤフラッシュメモリ素子のプログラム障害を減らすことが可能なフラッシュメモリ素子のページバッファを提供する。 - 特許庁
  • The memory card controller 110 includes a memory card microprocessor 112, a data buffer 118 and a video/audio data processor.
    メモリカードコントローラ１１０は、メモリカードマイクロプロセッサ１１２、データバッファ１１８および映像音声データ処理装置を含む。 - 特許庁
  • Video data stored in the line buffer memory 29 are overwritten on the color data in the image frame memory 33.
    画像フレームメモリ３３では、ラインバッファメモリ２９に格納されているビデオデータが、色データの上に上書きされる。 - 特許庁
  • The data transfer controller 10 consists of: a memory 11; a DMA (Direct Memory Access) controller 12; an input buffer 13; and an input interface 14.
    データ転送制御装置(10)は、メモリ(11)、ＤＭＡコントローラ(12)、入力バッファ(13)、および入力インターフェース(14)より成る。 - 特許庁
  • When the cache hit is performed, the second processor (16) transfers data to a buffer memory (17) from a cache memory 130.
    キャッシュヒットしていれば、第二のプロセッサ（１６）は、キャッシュメモリ（１３０）からバッファメモリ（１７）にデータを転送する。 - 特許庁
  • In the data transfer device including an external memory 150, the external memory 150 is controlled as the FIFO buffer.
    外付けメモリ１５０を含むデータ転送装置であって、外付けメモリ１５０をＦＩＦＯバッファとしてコントロールする。 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 64 65 次へ＞

例文データの著作権について