「buffer memory」を含む例文一覧(3204)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 64 65 次へ＞- A semiconductor memory device is characterized in that it is provided with a memory cell array, a row address buffer, a column address buffer, a write protection circuit, and a column decoder.
メモリセルアレイ、ローアドレスバッファ、カラムアドレスバッファ、書込み保護回路、及びカラムデコーダを備えることを特徴とする半導体メモリ装置である。 - 特許庁 - The random data input/output circuit receives data in units of sectors from the buffer memory or outputs the data in units of sectors to the buffer memory.
ランダムデータ入出力回路は、バッファメモリからセクタ単位にデータを入力されるか、或いはバッファメモリにセクタ単位にデータを出力する。 - 特許庁 - The shared memory interface 4 includes a buffer memory 12a corresponding to the main bus B1 and a buffer memory 12b corresponding to the internal bus B2, and the buffer memories 12a and 12b are configured to temporarily store data in the case of reading and writing data in the shared memory 3.
共有メモリインターフェイス４は、メインバスＢ１に対応するバッファメモリ１２ａと内部バスＢ２に対応するバッファメモリ１２ｂとを有し、バッファメモリ１２ａ，１２ｂは、共有メモリ３に対する読出時と書込時とにおいてデータを一時的に保持する。 - 特許庁 - Both of the input buffer memory 112 and the output buffer memory 113 have a double-buffer structure, each of them has areas A, B and holds input/output data for the processor 111.
入力バッファメモリ１１２、出力バッファメモリ１１３は、いずれもダブルバッファ構成であり、それぞれ領域Ａ、Ｂを有し、プロセッサ１１１に対する入出力データを保持する。 - 特許庁 - A flash memory device is provided with a memory cell array, an input buffer part, an output driver part, a first page buffer part, a second page buffer part, a first data input/output part, and a second data input/output part.
フラッシュメモリ装置は、メモリセルアレイ、入力バッファ部、出力ドライバ部、第１ページバッファ部、第２ページバッファ部、第１データ入出力部及び第２データ入出力部を備えてなる。 - 特許庁 - The external memory controller (48a) reads data from the external memory (34a) connected to the connector (46a), and stores the data in a buffer memory (50a).
外部メモリコントローラ（４８ａ）は、コネクタ（４６ａ）に接続する外部メモリ（３４ａ）からデータを読み出し、バッファメモリ（５０ａ）に格納する。 - 特許庁 - The data buffer is provided with a block memory 81 connected with the burst memory and the data processor and an access controller 82 connected with the block memory 81, the data processor, and the burst memory.
データバッファはバーストメモリ、データプロセッサに接続されたブロックメモリ８１と、ブロックメモリ８１、データプロセッサ、バーストメモリに接続されたアクセスコントローラ８２とを有する。 - 特許庁 - The buffer memory control unit 1 stores data from the first device 18 in the first buffer memory region 41, swaps address information corresponding to the first buffer memory region 41 and address information corresponding to the second buffer memory region 42, and transfers data stored in the first buffer memory region 41 to the second device 19 on the basis of the address information corresponding to the first buffer memory region 41 after the swapping.
バッファメモリ制御部１は、第１の機器１８からのデータを第１のバッファメモリ領域４１に格納し、第１のバッファメモリ領域４１に対応するアドレス情報と第２のバッファメモリ領域４２に対応するアドレス情報を入れ替え、当該入れ替えた後の第１のバッファメモリ領域４１に対応するアドレス情報に基づき第１のバッファメモリ領域４１に格納されているデータを第２の機器１９に転送する。 - 特許庁 - A transmission buffer memory 102 with a ring buffer structure stores the encoded data to which the identification information is attached.
識別情報が付加された符号化データは、リングバッファ構造を有する送信バッファメモリ１０２に格納される。 - 特許庁 - To provide a buffer by a two ports memory in which an access time of a buffer is short and power consumption can be reduced.
バッファのアクセスタイムが速く、消費電力も低減することができる２ポートメモリによるバッファを提供する。 - 特許庁 - Reference coordinates are set in an inside of an image buffer having the two-dimensional ring buffer structure on the memory space.
メモリ空間上で二次元のリングバッファ構造を有する画像バッファは、その内部に基準座標が設定される。 - 特許庁 - When data read from an optical disk 100 fails, a control section checks a remaining amount of a buffer of a buffer memory 6.
光ディスク１００からのデータの読取に失敗すると、制御部は、バッファメモリ６のバッファ残量を確認する。 - 特許庁 - Generated image data are recorded on a memory card 38 of the camera 10, after being stored on the buffer memory 52'.
そして、生成された画像データをバッファメモリ５２’へ格納した後、カメラ１０のメモリカード３８へ記録する。 - 特許庁 - The system for balancing multiple memory buffer sizes comprises a memory partitioned into a plurality of subgroups.
複数のメモリ・バッファ・サイズを均衡させるためのシステムは複数のサブグループに区分化されたメモリを含む。 - 特許庁 - To detect the error of the address of a memory interface bus without deteriorating the use efficiency of a buffer memory.
バッファメモリの使用効率を低下させることなく、メモリインタフェースバスでのアドレスのエラーを検出する。 - 特許庁 - The semiconductor memory includes a block array having plural memory blocks, a page selection circuit and a page buffer.
半導体記憶装置は、複数のメモリブロックを有するブロックアレイと、ページ選択回路と、ページバッファと、を備える。 - 特許庁 - A data transfer circuit (16) performs data transfer from the memory (22) through the bus (24) to the buffer memory (FM1).
データ転送回路（１６）は、バス（２４）を介してメモリ（２２）からバッファメモリ（ＦＭ１）へのデータ転送を実施する。 - 特許庁 - The output pseudo random numbers P0-P03 are stored in a buffer memory 11.
出力された疑似乱数Ｐ０〜Ｐ３は、バッファメモリ１１に格納される。 - 特許庁 - To efficiently perform the recording even when a memory capacity of a recording buffer is small.
記録バッファのメモリ容量が少なくても効率良く記録を行なう。 - 特許庁 - The network device constructs one ore more descriptors, each of which points the frame data buffer in the common memory.
各記述子は共用メモリ内のフレームデータバッファに対してポイントする。 - 特許庁 - To reduce scanning time of a buffer memory 14 in redundancy processing.
リダンダンシ処理の一環であるバッファメモリ１４の走査時間を短縮する。 - 特許庁 - A buffer memory 06 temporarily stores the voice data decoded in the decode part 5.
バッファメモリ０６はデコード部０５で復号した音声データを一時保持する。 - 特許庁 - Each pace buffer P/B latches program data for a selected memory cell.
各ページバッファＰ／Ｂは、選択されたメモリセルに対するプログラムデータをラッチする。 - 特許庁 - A PLL circuit 5 is connected to the buffer memory 2 and the D/A converter 3.
バッファメモリ２およびＤ／Ａ変換器３にＰＬＬ回路５を接続する。 - 特許庁 - To generate an address in two-dimensional ring buffer structure on a memory space.
メモリ空間上の二次元のリングバッファ構造におけるアドレスを生成する。 - 特許庁 - To achieve high-speed binarization processing by reducing memory bands in an image buffer.
画像バッファのメモリ帯域を低減して高速な２値化処理を実現する。 - 特許庁 - BUFFER CONTROL SIGNAL GENERATION CIRCUIT AND SEMICONDUCTOR MEMORY DEVICE USING THE SAME
バッファ制御信号生成回路及びこれを用いた半導体メモリ装置 - 特許庁 - The page buffer circuit has two planes consisting of a random access memory array.
ページバッファ回路は、ランダムアクセスメモリアレイからなる２つのプレーンを有している。 - 特許庁 - PAGE BUFFER CIRCUIT FOR NONVOLATILE SEMICONDUCTOR MEMORY AND CONTROL METHOD THEREOF
不揮発性半導体記憶装置のためのページバッファ回路とその制御方法 - 特許庁 - GRAPHICS SYSTEM WITH COPY OUT CONVERSION BETWEEN EMBEDDED FRAME BUFFER AND MAIN MEMORY
内部フレームバッファと主メモリ間でのコピーアウト変換を有するグラフィクスシステム - 特許庁 - VARIABLE RESISTANCE MEMORY ELEMENT HAVING BUFFER LAYER FORMED ON LOWER ELECTRODE
下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子 - 特許庁 - The buffer memory expands the image data in its area whose size is more than a maximum size recordable by the recording section 6 in the case of expanding the image data in the buffer memory 5.
バッファメモリ５に画像データを展開する際に、記録部６で記録可能な最大サイズ以上の大きさの領域に画像データを展開しておく。 - 特許庁 - When the logic difference further shows the presence of sufficient data packets in the buffer memory, the interface control unit 12 executes burst reading operation to the buffer memory.
バッファメモリに十分なデータパケットがあることを該論理差がさらに示している場合、該ユニット１２はバースト読み取り動作をバッファメモリに実行する。 - 特許庁 - When the selected music does not exist in the buffer memory 12, music data of the music selected from a hard disk 11 is read and is written in the buffer memory 12.
バッファメモリ１２に選択された曲がない時は、ハードディスク１１から選択された曲の楽曲データを読み込みバッファメモリ１２に書き込む。 - 特許庁 - A correction memory for error correction processing formed into blocks is constituted in a ring buffer configuration (to a ring buffer configuration with parity) and is used in common with a shockproof memory.
エラー訂正処理用のブロック化された訂正メモリをリングバッファ構成（パリティ付きのままリングバッファ構成とする）とし、且つ、ショックプルーフメモリと共通化する。 - 特許庁 - Then the frames from the memory position of the temporary buffer are read and stored in a succeeding position in a multi-frame buffer memory, independently of the value of the identifier (c).
次いで、前記一時バッファの位置からフレームを読み取り、前記識別子ｃの値に関係なく、マルチフレームバッファメモリ内の後続位置に格納する。 - 特許庁 - Further, the raw data collection unit 10 acquires the raw data having been corrected by the buffer memory board from the buffer memory board, and collects the acquired raw data.
また生データ収集部１０は、バッファメモリ基板によって補正処理が行われた生データをバッファメモリ基板から取得し、取得した生データを収集する。 - 特許庁 - A processor 111 fetches the data from an input buffer memory 112, performs an arithmetic processing by a specified program and outputs the resultant data to an output buffer memory 113.
プロセッサ１１１は入力バッファメモリ１１２からデータを取り込んで所定のプログラムで演算処理し、出力バッファメモリ１１３に出力する。 - 特許庁 - To adequately control a buffer memory when using a disk-like recording medium for recording and reproducing at a larger unit than that of the buffer memory.
バッファメモリの記録再生単位に対して大きい単位で記録再生を行うディスク状記録媒体を用いる場合に、適切にバッファメモリの制御を行う。 - 特許庁 - In response to a data operation request from the outside, the memory access management device 3 performs an efficient data handling to the flash memory 11 by utilizing the access buffer 15 and the copy buffer 17.
外部からのデータ操作要求に応じて、アクセスバッファ１５とコピーバッファ１７とを利用した、効率のよいフラッシュメモリ１１へのデータ操作を行う。 - 特許庁 - The data stored in the memory 3 are firstly read based on the address for memory written in the address buffer 10, and stored in the data buffer 12.
そして、アドレスバッファ１０に書き込まれたメモリ用アドレスに基づいてメモリ３に記憶されているデータが先読みされ、データバッファ１２に記憶される。 - 特許庁 - To prevent electric power and a load from being applied on a memory access bus by locking a prefetch buffer for further access to a program memory when all loop instructions are present in the prefetch buffer.
同じ命令が繰り返してメモリから取り出され、その結果としてメモリアクセスバス上に電力と負荷がかかるという問題を回避する。 - 特許庁 - Since the voice data is reproduced with overlapping, the amount of data read out from the buffer memory is restrained and more data is left in the buffer memory.
音声データを重複して再生することにより、バッファメモリからのデータの読み出し量が抑制されることから、より多くのデータがバッファメモリに残される。 - 特許庁 - Reference values for area judgment of the buffer memory are switched by the sector length of transferred data and data transfer is performed according to a judgment result of a buffer memory status signal.
転送データセクタ長によりバッファメモリの領域判定基準値を切り替え、バッファメモリステータス信号の判定結果に従いデータ転送を行う。 - 特許庁 - An operation control circuit 2 controlling write-in to a memory cell of a memory cell array 1 is provided between the memory cell array 1, a data input buffer 3, and a data output buffer 4.
メモリセルアレイ１とデータ入力バッファ３及びデータ出力バッファ４の間には、メモリセルアレイ１のメモリセルへの書き込みを制御する演算制御回路２が設けられている。 - 特許庁 - To provide an electronic imaging apparatus and an imaging method capable of effectively utilizing a storage capacity of a buffer memory without the need for a cost increase resulting from extension of the memory or the like by properly setting areas of the buffer memory without the need for complicated operations.
複雑な操作を要することなくバッファメモリの適切な領域設定を行って、メモリ増設等のコストアップを伴わないでバッファメモリの記憶容量を有効に利用する。 - 特許庁 - Then the device reads an original by means of an image scanner, inputs the read image data to a buffer memory 120, and at the same time, inputs the frame data in the page memory 110 to another buffer memory 121.
次に、イメージスキャナにより原稿を読み取り、読み取った画像データをバッファメモリ１２０に入力すると共に、ページメモリ１１１の枠データをバッファメモリ１２１に入力する。 - 特許庁 - The buffer memory 16 rewrites the data of the sector of the rewriting object, and the data transferred to the buffer memory 16 is transferred to a block of an erased area of the other semiconductor memory chip.
バッファメモリ１６では書き換え対象のセクタのデータを書き換え、バッファメモリ１６に転送されたデータは、他方の半導体メモリチップの消去済み領域のブロックに転送する。 - 特許庁 - A buffer control part 215 secures a reservation buffer corresponding to a reservation buffer size designated from the usable buffer in response to a buffer reservation request from a storage management device 8, and allocates a memory buffer inside the reservation buffer in response to a remote copy start request from the storage management device 8 to set it as the in-use buffer.
バッファ制御部２１５は、ストレージ管理装置８からのバッファ予約要求に応じて使用可能バッファから指定された予約バッファサイズ分の予約バッファを確保し、ストレージ管理装置８からのリモートコピー開始要求に応答して予約バッファ中のメモリバッファを割り当てて使用中バッファとする。 - 特許庁 - To provide an operation method of a data storage device including a nonvolatile memory device having a memory cell array and a memory controller having a buffer memory and controlling the nonvolatile memory device.
メモリセルアレイを有する不揮発性メモリ装置と、バッファメモリを有し、前記不揮発性メモリ装置を制御するメモリ制御器とを含むデータ格納装置の動作方法を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
