「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 101 102 103 104 105 106 107 108 109 .... 476 477 次へ＞- If the SLM includes the memory buffer and another instruction for displaying data of the memory buffer, the next sub-panel is written and the data of the preceding and following sub-panels provided for display may be deleted.
ＳＬＭが記憶バッファをおよび記憶バッファのデータを表示する別の命令備えていれば、次のサブパネルが書かれ、表示するために用意する後前のサブパネルのデータを消してもよい。 - 特許庁 - A reproducing apparatus body 131 reads a music signal from a buffer 37L and a buffer 37R and supplies it to a left headphone 31L and a right headphone 31R to reproduce music.
再生装置本体１３１は、バッファ３７Ｌおよびバッファ３７Ｒから読み出した音楽信号を左用ヘッドホン３１Ｌおよび右用ヘッドホン３１Ｒに供給し、音楽を再生させる。 - 特許庁 - Then the data transfer apparatus decides a retention time of a packet stored in the input buffer depending on the amount of the packet stored in the output buffer corresponding to the path of the data packet.
そして、データ転送装置は、データパケットの経路に対応する出力バッファに格納されているパケットの量に応じて、入力バッファに格納されているパケットの保留時間を決定する。 - 特許庁 - This game device draws opaque polygons constituting an aircraft body model 504 and a pilot model 508 in a frame buffer with sequentially eliminating hidden surfaces of the opaque polygons by a Z-buffer method.
ゲーム装置は、航空機本体モデル５０４及び操縦者モデル５０８を構成する不透明ポリゴンを順次Ｚバッファ法により隠面消去しながらフレームバッファに描画する。 - 特許庁 - The data read from the memory cell array is stored in the buffer register, together with the check bit and is then decoded overwritten to the buffer register as correctly read data for outputting to the outside.
メモリセルアレイから読み出されたデータはチェックビットと共にバッファレジスタに格納され、その後デコードされて正しい読み出しデータとしてバッファレジスタに上書きされた後、外部に出力される。 - 特許庁 - Since the number of shift registers 9 connected to each level shifter 3 is small, a buffer which has been conventionally required is made unnecessary and the power which has been consumed by the buffer can be reduced.
また、個々のレベルシフタ３に接続されるシフトレジスタ９は少ないため、従来必要だったバッファが不要となり、バッファで消費していた電力を削減することができる。 - 特許庁 - The look-ahead load address is stored in a look-ahead operand buffer 600, and the controller 300 indexes the operand buffer 600 when the load instruction is reperformed.
先読みされたロードアドレスは先読みオペランドバッファ６００に格納され、キャッシュ制御装置３００は前記ロード命令が再び実行された際に先読みオペランドバッファ６００を索引する。 - 特許庁 - The nucleic acid-adsorption buffer contains a chloride and/or bromide as main components, and does not contain the chaotropic salt, and the method for purifying the nucleic acid by using the same buffer is provided.
上記課題は、主成分として塩化物及び／又は臭化物含有し、カオトロピック塩を含有しない核酸吸着バッファ及びそれを用いた核酸精製方法によって達成される。 - 特許庁 - If the buffer in a slave module or at the destination module is full so that it cannot accept any more data, a bus master may transfer data to the buffer in the on-chip bus.
これにより、たとえ、転送先であるスレーブモジュール内のバッファが満杯で、これ以上転送を受取れない状態であっても、バスマスタは、オンチップバス上のバッファにデータ転送することができる。 - 特許庁 - To easily mount instruction segmentation control from an instruction buffer register to an instruction register and to effectively utilize the capacity of the instruction buffer register in a pipeline type information processor.
パイプライン方式の情報処理装置において、命令バッファレジスタから命令レジスタへの命令切り出し制御の実装を容易にし、さらに命令バッファレジスタの容量を有効に活用する。 - 特許庁 - Predetermined data components (e.g. luminance signals) are extracted from the image data captured with the camera 4 and are stored in a line buffer 28, and the stored data are inputted into the selector 42 from the line buffer 28.
一方、カメラ４から取り込まれる画像データから所定のデータ成分（例えば輝度信号）が抽出されてラインバッファ２８に格納され、ラインバッファ２８からセレクタ４２に入力される。 - 特許庁 - To access a common resource accessed in common with a plurality of function processors at high speed by optimizing a hardware scale of a buffer and improving buffer use efficiency.
バッファのハードウェア規模を最適化するとともにバッファ使用効率を向上させ、複数の機能処理装置と共通アクセスされる共有リソースを高速にアクセスすることを可能にする。 - 特許庁 - Then, the still images are taken in alternately from the two image buffers 24 to an editing buffer 25 of a ring buffer configuration, and sequentially decided as the running history data including the time information and other data.
その後、リングバッファ構成の編集バッファ２５に、２つの画像バッファ２４から交互に静止画像を取り込み、時刻情報その他のデータを含む運行履歴データとして逐次確定させる。 - 特許庁 - To provide a buffer memory controller which lessens the process of generating stuff bytes in a coder, when a buffer memory underflow occurs, thereby stably executing a real-time process.
バッファメモリにアンダーフローが生じたときに符号化器のスタッフバイトの生成処理を軽減させ、リアルタイム処理を安定しておこなうことができるバッファメモリ制御装置を提供する。 - 特許庁 - A hold circuit is provided between a DAC circuit and an analog buffer circuit and longer time is required for writing from the analog buffer circuit to the data line than writing from the DAC circuit to the hold circuit.
ＤＡＣ回路とアナログバッファ回路の間に保持回路を設け、ＤＡＣ回路から保持回路への書き込み時間よりアナログバッファ回路からデータ線への書き込み時間を長くとる。 - 特許庁 - In the buffer circuit 300, the output of the tristate buffer corresponding to the line more on the MSB side than the line to which the input line is connected among the output lines is set to high impedance.
バッファ回路３００は、出力ラインのうちの入力ラインが接続されたラインよりもＭＳＢ側のラインに対応するトライステートバッファの出力がハイインピーダンスに設定される。 - 特許庁 - The dynamic range of the amount of the meta-data of the dynamic image in a buffer is described and the buffer size and the data buffering size of the meta-data before the start of reproduction are determined based upon the dynamic range.
動画像のメタデータにおいて、バッファ内のデータ量のダイナミックレンジを記述し、バッファサイズ及びメタデータの再生開始前のデータバッファリングサイズをこのダイナミックレンジにより決定する。 - 特許庁 - Further, the sixth transistor Tr6 drain of the first buffer circuit 30 is connected to the seventh transistor Tr7 drain of the second buffer circuit 40 through an analog output terminal Po.
更に、第１のバッファ回路部３０の第６のトランジスタＴｒ６のドレインと、第２のバッファ回路部４０の第７のトランジスタＴｒ７ドレインとをアナログ出力端子Ｐｏを介して接続した。 - 特許庁 - A rendering processor 17 reads out the data written in the sprite buffer 16, mixes the image data and background data by a mixing ratio based on the α data and writes the mixed data in a frame buffer 18.
レンダリングプロセッサ１７が、このスプライトバッファ１６に書き込まれたデータを読み出し、画像データおよび背景データをαデータに基づく混合比で混合し、フレームバッファ１８に書き込む。 - 特許庁 - An HDC 6 accumulates error location information EP outputted from an EP circuit 103 in an EP buffer memory 62, while storing user data RD in data buffer memory 61 at read operation.
ＨＤＣ６は、リード動作時にユーザデータＲＤをデータバッファメモリ６１に格納すると共に、ＥＰ回路１０３から出力されるエラー位置情報ＥＰをＥＰバッファメモリ６２に蓄積する。 - 特許庁 - Every time a code buffer circuit 25 stores N sets of codes corresponding to digital information received sequentially from an input terminal 21, the code buffer circuit 25 gives the N sets of the stored codes to a decoding circuit 27.
符号バッファ回路25は、入力端子21から順次入力されるデジタル情報に対応する符号をN個蓄積する毎に、蓄積したN個の符号を復号回路27に渡す。 - 特許庁 - The upper data processor 143A and the lower data processor 146A independently write upper data and lower data into the upper data buffer 144A and the lower data buffer 147A, respectively.
上位データ処理部１４３Ａ、下位データ処理部１４６Ａは、それぞれ独立して、上位データ用バッファ１４４Ａ、下位データ用バッファ１４７Ａに、上位データ、下位データを書き込める。 - 特許庁 - Encoded information, such as quantized orthogonal transformation coefficients and moving vectors MV, is stored in an output buffer 6, and encoded information pf past one period is stored in a buffer 12.
出力バッファ６には、量子化された直交変換係数、動きベクトルＭＶ等の符号化情報が蓄積され、バッファ１２には、過去１周期分の符号化情報が蓄積される。 - 特許庁 - The image memory control part 102 performs control for writing the output of the rendering data expansion part 101 to a frame buffer 106 and reading out the information recorded in the frame buffer 106.
画像メモリ制御部１０２は、描画データ展開部１０１の出力を、フレームバッファ１０６に書込み、フレームバッファ１０６に記録した情報を読出すための制御を行なう。 - 特許庁 - The first to fourth buffer devices 41-44 can be moved on a rail 45 by a buffer portion carrying mechanism to positions opposed the first to fourth processor groups G1-G4.
第１〜第４のバッファ装置４１〜４４は、バッファ部搬送機構によってレール４５上を第１〜第４の処理装置群Ｇ１〜Ｇ４に対向する位置に移動可能になっている。 - 特許庁 - The system further includes a pressure differential system configured to control the flow rate of the buffer gas 41 and maintain a positive differential in pressure between the buffer gas 41 and the process gas.
さらに、このシステムは、バッファガス４１の流量を制御し、バッファガス４１とプロセスガスとの間の圧力において正の差を保持するように構成される圧力差システムを含む。 - 特許庁 - Furthermore, when contents of the adding buffer 10 are changed by an input/display device 11, the changed value is calculated by a subtracter 12 and written in the offset buffer 3.
また、加算バッファ１０の内容が入力／表示装置１１によって変更されるとその変更された値が減算器１２によって算出され、オフセットバッファ３に書き込まれる。 - 特許庁 - By providing a buffer solution in a first reservoir and a lipid solution in a second reservoir, the lipid solution which is continuously diluted with the buffer solution in a mixing chamber produces a liposome.
第１のレザバに緩衝液、および第２のレザバに脂質溶液を供給することにより、混合室内で緩衝液とともに連続的に希釈される脂質溶液はリポソームを生成する。 - 特許庁 - Thereafter, the solder 3 is melted by heating, the molten solder penetrates into a gap between the semiconductor element 1 and the buffer plate 36 through the through-hole 36a of the buffer plate 36.
その後、半田３を加熱溶融すると、溶融した半田３は緩衝板３６の貫通孔３６ａを通して半導体素子１と緩衝板３６との隙間に潜入する。 - 特許庁 - A second sine wave signal which is delayed in phase from the first sine wave signal is input to the second buffer, and the second buffer converts the second sine wave signal into a second square wave signal.
第２のバッファは、第１の正弦波信号よりも位相が遅れた第２の正弦波信号が入力され、第２の正弦波信号を第２の矩形波信号に変換する。 - 特許庁 - These data are stored in ring buffer memory 5 at a prescribed input rate, and when a data storage of the ring buffer memory 5 exceeds a prescribed reference value, track jump of the pickup 2 is performed.
このデータは、リングバッファメモリ５に、所定の入力レートで記憶され、リングバッファメモリ５のデータの記憶量が所定の基準値を超えた場合、ピックアップ２のトラックジャンプが行われる。 - 特許庁 - The detector measures a parameter from the output when the buffer is in a high impedance output state to generate a buffer control signal based on the measured parameter.
パラメータ検出器は、バッファが高インピーダンス出力状態にある時に、バッファ出力においてパラメータを測定し、その測定したパラメータに基づいてバッファ制御信号を生成する。 - 特許庁 - To provide a stacked semiconductor capable of obtaining excellent crystallinity in a device layer formed on a buffer layer while providing the buffer layer with conductivity, and to provide a method of manufacturing the same.
バッファ層に導電性を持たせつつもバッファ層上に形成されるデバイス層において良好な結晶性を得ることができる積層半導体およびその製造方法を提供する。 - 特許庁 - A buffer layer 6 for relaxing crystal lattice mismatch is formed between the substrate 2 and the lower electrode 5 and epitaxial Cu film is provided to the face of the buffer layer 6 at the side of the substrate 2.
基板２と下電極５との間に、結晶格子不整を緩和するためのバッファ層６を形成し、このバッファ層６の、基板２側の面を、エピタキシャルＣｕ膜によって与える。 - 特許庁 - To simplify a structure and to improve power generating efficiency by properly disposing a plurality of fuel cell stacks, and fuel buffer tanks and air buffer tanks connected to them.
複数基の燃料電池スタックと、これらに接続される燃料バッファタンクおよび空気バッファタンクを適正に配置することにより、構造の簡素化と発電効率の向上を図る。 - 特許庁 - This sheet postprocessor is provided with the stacker and a buffer tray means for temporarily holding the sheet bundle in a sheet bundle transfer passage on the upstream side of this stacker, and this buffer tray means temporarily holds a succeeding sheet bundle.
スタッカと、このスタッカ上流側のシート束移送経路にシート束を一時的に保持するバッファトレイ手段を設け、このバッファトレイ手段で後続するシート束を一時的に保持する。 - 特許庁 - Then, the second transistor Tr2 drain of the first buffer circuit 30 and the fourth transistor Tr4 drain of the second buffer circuit 40 are connected to the first transistor Tr1.
そして、第１のバッファ回路部３０の第２のトランジスタＴｒ２のドレインと、第２のバッファ回路部４０の第４のトランジスタＴｒ４ドレインとを第１のトランジスタＴｒ１に接続した。 - 特許庁 - The mechanism then performs a direct memory access transfer to the segment of the input buffer that contains the computation result and then performs a computation to the next segment of the input buffer.
次に、この機構は、入力バッファのうちで計算結果を含むセグメントに対して直接メモリ・アクセス転送を実行し、次に、入力バッファの次のセグメントに対して計算を実行する。 - 特許庁 - A piston rod 61 allows the cooling plate 5 to be positioned below the buffer plate 4 and forms a space S2 of a clearance d2 between the buffer plate 4 and the cooling plate 5.
ピストンロッド６１は、冷却プレート５を緩衝プレート４の下方に位置させて、間隔ｄ２の第２の空間Ｓ２を緩衝プレート４と冷却プレート５との間に形成する。 - 特許庁 - A packet buffer management section 5 is managing the writing order of a packet for the writable address of a packet buffer 6, and the reading order of a packet from a written address.
パケットバッファ管理部５では、パケットバッファ６の書き込み可能なアドレスに対するパケットの書き込み順序と、書き込み済みのアドレスからのパケットの読み出し順序とを管理している。 - 特許庁 - To provide an analog signal buffer which blocks overcurrent to an AFE and reverse current to a CCD, and to provide an image reading device provided with the analog signal buffer.
ＡＦＥに対する過電流を阻止するとともに、ＣＣＤに対する逆電流を阻止するアナログ信号バッファおよび当該アナログ信号バッファを備える画像読取装置を提供すること。 - 特許庁 - The cleaning solution for the column for the liquid chromatography contains a buffer agent which contains chaotropic ions, and is 2.0 to 4.5 in pH and/or 7.0-12.0 pH and has the buffer capacity.
、液体クロマトグラフィー用カラムの洗浄液において、カオトロピックイオンを含み、かつ、ｐＨが２．０〜４．５、及び／又は、ｐＨが７．０〜１２．０で緩衝能を持つ緩衝剤を含むカラム洗浄液。 - 特許庁 - N-bit address to the buffer are mapped or masked from/to m-bit packet-processing address registers by software, thereby enabling the buffer size to be fully scalable.
該バッファに対するｎビットアドレスがソフトウエアによりｍビットパケット処理アドレスレジスタから又はそれに対してマッピング又はマスキングされてバッファ寸法を完全にスケーラブルなものとさせることを可能とする。 - 特許庁 - A comparison circuit 4 comprises a schmidt buffer 4a having a first and second thresholds, and a buffer 4b having a threshold larger than the first threshold and smaller than the second threshold.
比較回路４を、第１及び第２しきい値を有するシュミットバッファ４ａと、第１しきい値よりも大きく第２しきい値よりも小さいしきい値を有するバッファ４ｂとで構成する。 - 特許庁 - In particular, "rate up" requests in a rate controlled scheduling mode and buffer occupancy reports or traffic volume measurements may be used to estimate the buffer occupancy at the mobile terminal.
特に、レート制御スケジューリングモードにおける「レートアップ」要求およびバッファ占有報告またはトラフィック量測定結果を使用して移動端末のバッファ占有を推定することができる。 - 特許庁 - The voltage detection circuit is constructed by connecting the gate terminal of PchMOSFET of the buffer circuit in the voltage detection circuit with the drain of PchMOSFET, to turn off PchMOSFET of the buffer circuit.
電圧検出回路のバッファー回路のＰｃｈＭＯＳＦＥＴのゲート端子にＰｃｈＭＯＳＦＥＴのドレインを接続してバッファー回路のＰｃｈＭＯＳＦＥＴをオフさせる構成とした。 - 特許庁 - The control circuit changes the size of the buffer transistor based on a switching speed of the buffer transistor or a detection transistor which changes corresponding to process conditions and/or temperatures.
その制御回路は、プロセス条件及び／又は温度に応じて変化するバッファ用トランジスタ又は検出用トランジスタのスイッチング速度に基づき、バッファ用トランジスタのサイズを変化させる。 - 特許庁 - When a CPU 14 delivers a signal at a specified timing, only one 1 byte data is DMA transferred to a receiving (data) buffer 12A and the remaining 1 byte is left in the FIFO buffer 56a.
所定のタイミングでＣＰＵ１４が信号を出すと１バイトのデータのみが受信（データ）バッファ１２ＡにＤＭＡ転送され、残りの１バイトはＦＩＦＯバッファ５６ａに残される。 - 特許庁 - If a CPU abnormality detecting circuit 40 detects an abnormality, the selector 42 inputs the image data from the line buffer 28 into the display 8 instead of the image data from the frame buffer 6.
セレクタ４２は、ＣＰＵ異常検出回路４０により異常が検出されると、フレームバッファ６からの画像データに代えてラインバッファ２８からの画像データをディスプレイ８に入力する。 - 特許庁 - When an authentication processor 643 receives the input of packet data from the buffer 642, the authentication processor performs authentication by ICV for outputting the packet data to a stored FIFO buffer 644.
認証処理部６４３は、バッファ６４２からパケットデータの入力を受けると、ＩＣＶにより認証を行い、ストア型のＦＩＦＯバッファであるバッファ６４４へパケットデータを出力する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
