「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 117 118 119 120 121 122 123 124 125 .... 476 477 次へ＞- The powder paint passes through two places of a crank (curved part) from the root part 11 to the buffer part 12 and a crank from the buffer part 12 to the nozzle part 13 to be discouraged and simultaneously mixed.
粉体塗料が、根元部１１から緩衝部１２へ、また、緩衝部１２からノズル部１３へと２箇所のクランク（屈曲部）を通るので、粉体塗料はその勢いを弱められるとともに撹拌される。 - 特許庁 - The generated print data is stored in a print data buffer (S434) and when presence of data in the print buffer is confirmed (S437) after disconnecting the circuit (S436), print processing is performed (S438).
生成された印刷データは印刷データバッファに格納され（Ｓ４３４）、回線を切断した後に（Ｓ４３６）、印刷バッファにデータが存在することを確認すると（Ｓ４３７）、印刷処理を行う（Ｓ４３８）。 - 特許庁 - The fuel cell equipped with a fuel cell stack, a buffer, and an actuator contains a control circuit part controlling the operation of the actuator based on the value of specific physical quantity of the buffer.
燃料電池スタックと、バッファと、アクチュエータとを備える燃料電池において、バッファの特定物理量の値によって、アクチュエータの動作を制御する制御回路部を備える燃料電池が提供される。 - 特許庁 - In the distributor 1 for distributing multimedia contents data in a way of streaming, a retransmission buffer management section 31 extracts a packet from a retransmission buffer 32 in response to a retransmission request message and retransmits the packet.
マルチメディアコンテンツデータをストリーミング配信する配信装置１において、再送バッファ管理部３１は、再送要求メッセージに応じて再送バッファ３２からパケットを取り出し、パケットを再送する。 - 特許庁 - A light-transmitting transparent electrode layer 160 is stacked onto the buffer layer 140, and is provided from one side of the optical absorption layer 130 and the buffer layer 140 to one of the back electrode layers 120.
バッファ層１４０に積層し光吸収層１３０およびバッファ層１４０の一側から裏面電極層１２０の一方に亘って透光性の透明電極層１６０を設ける。 - 特許庁 - A base texture is mapped to the surface object and plotted on a frame buffer, a wave crest expression texture is mapped to the surface object and plotted on the frame buffer as performing α synthesis based on the α value next.
水面オブジェクトにベーステクスチャをマッピングしてフレームバッファに描画し、次にα値に基づきα合成しながら、水面オブジェクトに波頭表現テクスチャをマッピングしてフレームバッファに描画する。 - 特許庁 - The reception buffer clock control part 37 on the clock master side generates a fixed clock from a variable clock part 32 and clears the reception buffer part 30 upon reception of the instruction from the start up completion notification detection part 39.
クロックマスタ側の受信バッファ・クロック制御部３７は、可変クロック部３２から固定クロックを発生させ、スタートアップ完了通知検出部３９から指示を受けると、受信バッファ部３０をクリアする。 - 特許庁 - A comparing (error) circuit 14 calculates an error of image data taken out from a frame buffer/pretreating circuit 11 from the locally decoded image data, and controls the predetermined reference value of a reference buffer 19.
比較（誤差）回路１４は、フレームバッファ／前処理回路１１から取り出された映像データと、局部復号された映像データとの誤差を算出し、リファレンスバッファ１９の所定の基準値を制御する。 - 特許庁 - In a carriage 22, a first buffer tank of small capacity 26 and a second buffer tank of large capacity 28, connecting the ink container 52a of the ink cartridge 50 and the printing head 24 are arranged in parallel.
キャリッジ２２に、インクカートリッジ５０のインク容器５２ａと印刷ヘッド２４との間を接続する小容量の第１のバッファータンク２６と大容量の第２のバッファータンク２８とを並列に配置する。 - 特許庁 - Thus, the buffer part 21 can apply auxiliary capacitance driving voltage of an expected voltage value to an auxiliary capacitance line, without thickening wiring for supplying the power supply voltage to the buffer part 21.
これにより、バッファ部２１の電源電圧を供給する配線を太くすることなく、バッファ部２１が、期待した電圧値の補助容量駆動電圧を補助容量線に印加することが可能になる。 - 特許庁 - On the shower plate 21, group III system gas buffer areas 23b and group V system gas buffer areas 24b respectively isolated from one another for filling a group III system gas and a group V system gas, are stacked in this order.
シャワープレート２１上に、III族系ガスとＶ族系ガスとのそれぞれを充満させる互いに隔離されたIII族系ガスバッファエリア２３ｂとＶ族系ガスバッファエリア２４ｂとがこの順に積層される。 - 特許庁 - Next, the line buffer control part 640 specifies write areas of a line buffer 646 corresponding to respective calculated plotting start positions and simultaneously writes pertinent color information for respective view points.
続いて、ラインバッファ制御部６４０は、当該算出した各描画開始位置に対応するラインバッファ６４６の書き込み領域をそれぞれ特定し、該当する色情報を各視点分同時に書き込む。 - 特許庁 - A half bus circuit 224 of this output buffer blocks an output voltage passing through a final output stage, resulting in destruction of an output buffer 200, when an output voltage applied to an output node exceeds a supply vltage.
ハーフパス回路２２４は、出力ノードに印加される出力電圧が供給電圧を越えると出力電圧が最終出力段を通って出力バッファ２００を破壊させるのをブロックする。 - 特許庁 - The prefetch buffer is constituted of a plurality of 1st prefetch buffers allowed to be rewritten in a normal operation period and at least one 2nd prefetch buffer whose rewrite is inhibited in the normal operation period.
プリフェッチバッファは、通常動作期間に書き換え可能な複数の第１プリフェッチバッファと、通常動作期間に書き換えが禁止される少なくとも１つの第２プリフェッチバッファとで構成される。 - 特許庁 - To provide a hydraulic buffer capable of improving the riding confort of a vehicle by effectively reducing the generation of wide vibration containing high frequency vibration by providing the hydraulic buffer with a friction- exerting function.
液圧緩衝器にフリクション付与機能を発揮させることにより、高周波振動を含む広範な振動を有効に低減して車両の乗り心地を向上させることができる液圧緩衝器の提供。 - 特許庁 - A signal processor 1 is provided with a first buffer memory 18 outputting a picture signal after storing it, a second buffer memory 19 outputting an audio signal after storing it, and a reproduction control part 28.
信号処理装置１は、画像信号を記憶した後に出力する第１のバッファメモリ１８と、オーディオ信号を記憶した後に出力する第２のバッファメモリ１９と、再生制御部２８とを備える。 - 特許庁 - Planes S1 to S5 are split into a plurality of sectional areas and the image information transmission processing section 45 transmits the image information for every sectional area from the plane buffer 44 to a circular frame buffer 50.
平面Ｓ１〜Ｓ５は複数の区分領域に分割されており、画像情報転送処理部４５は、平面バッファ４４から円形フレームバッファ５０に区分領域毎に画像情報を転送する。 - 特許庁 - Each processor in the first to fifth processor groups G1-G5 includes a wafer carrying mechanism for carrying the wafer between the processor and the first buffer device 40 or the second buffer device 41.
第１〜第５処理装置群Ｇ１〜Ｇ５の各処理装置には、当該処理装置と第１のバッファ装置４０又は第２のバッファ装置４１との間でウェハを搬送するウェハ搬送機構が設けられている。 - 特許庁 - When such a relation that the reception buffer size is equivalent to the two payload sizes is established, it is possible to reduce costs due to the miniaturization of the chip size of an LSI without increasing the reception buffer size so much.
受信バッファサイズに対して２つのペイロードサイズが入る関係の場合であれば、それほど受信バッファサイズを大きくすることがなく、ＬＳＩのチップサイズの小型化によりコストダウンを図ることもできる。 - 特許庁 - A low temperature growth buffer layer 20 comprises a first buffer layer 21 formed by depositing silicon nitride for 100 sec at 500°C, and a GaN layer 22 having film thickness of 25 nm grown epitaxially at the same temperature.
低温成長バッファ層２０は、窒化シリコンを５００℃で１００秒間積層した第１バッファ層２１と、同温で結晶成長させた膜厚２５ｎｍのＧａＮ層２２との２層から成る。 - 特許庁 - A sealing member 38 is provided on the full circumference of an annular wall 34 constituting a buffer chamber 6 storing vapor and the buffer chamber 6 is directly made adjacent to a heating chamber 11 through the sealing member 38.
蒸気を貯留するバッファ室６を構成する環状壁３４の全周に封止部材３８を設けて、封止部材３８を介してバッファ室６を加熱室１１に直接的に隣接させる。 - 特許庁 - When instructions are given to store a display screen by the operation of a rendering button 35, image data stored in the plotting frame buffer or the display frame buffer is stored in a screen shot storage region 153s.
演出ボタン３５の操作により表示画面を記憶させる指示があると、描画用フレームバッファまたは表示用フレームバッファに記憶されている画像データをスクリーンショット記憶領域１５３ｓに保存する。 - 特許庁 - The network relay device 1 has: a packet buffer 500 which temporarily stores received packets; and a packet buffer controller 300 which changes the effective number of buffers corresponding to the amount of received packets.
受信したパケットを一時的に蓄積するパケットバッファ５００と、受信したパケット量に応じて、有効バッファ数を変更するパケットバッファ制御部３００とをネットワーク中継装置１が備える。 - 特許庁 - To predict forward motion vectors using vectors in a forward motion vector buffer and to predict backward motion vectors using vectors in a backward motion vector buffer, for an interlaced image.
インターレース画像について、順方向動きベクトルが、順方向動きベクトル・バッファ内のベクトルを使用して、また、逆方向動きベクトルが、逆方向動きベクトル・バッファ内のベクトルを使用して予測される。 - 特許庁 - To predict, for an interlaced B image, forward motion vectors using forward motion vectors from a forward motion vector buffer, and backward motion vectors using backward motion vectors from a backward motion vector buffer.
インターレースＢ画像について、順方向動きベクトルが順方向動きベクトル・バッファからのベクトルを使用して、また、逆方向動きベクトルが逆方向動きベクトル・バッファからのベクトルを使用して予測される。 - 特許庁 - To predict, for an interlaced B image, forward motion vectors using forward motion vectors from a forward motion vector buffer, and backward motion vectors using backward motion vectors from a backward motion vector buffer.
インターレースＢ画像について、順方向動きベクトルが、順方向動きベクトル・バッファからのベクトルを使用して、また、逆方向動きベクトルが、逆方向動きベクトル・バッファからのベクトルを使用して予測される。 - 特許庁 - An active-system encoder 1 encodes a video signal from an external device, accumulates the encoded video signal in a buffer, and transmits the video signals accumulated in the buffer.
現用系符号化装置１は、外部装置からの映像信号を符号化し、符号化された前記映像信号をバッファに蓄積するとともに、前記バッファに蓄積された前記映像信号を送信する。 - 特許庁 - To predict, for an interlaced B image, forward motion vectors using forward motion vectors in a forward motion vector buffer, and backward motion vectors using backward motion vectors in a backward motion vector buffer.
インターレースＢ画像について、順方向動きベクトルが、順方向動きベクトル・バッファ内のベクトルを使用して、また、逆方向動きベクトルが、逆方向動きベクトル・バッファ内のベクトルを使用して予測される。 - 特許庁 - To predict, for an interlaced image, forward motion vectors using forward motion vectors from a forward motion vector buffer, and to predict backward motion vectors using backward motion vectors from a backward motion vector buffer.
インターレース画像について、順方向動きベクトルが、順方向動きベクトル・バッファからのベクトルを使用して予測され、逆方向動きベクトルが、逆方向動きベクトル・バッファからのベクトルを使用して予測される。 - 特許庁 - When high-speed processing is not performed, the power control part invalidates the termination resistor of the buffer and slows down a clock to be supplied to the buffer than when the termination resistor is valid.
そして、電力制御部は、高送処理が実施されていない場合、バッファ部の終端抵抗を無効にするとともに、バッファ部に供給されるクロックを終端抵抗が有効のときに比べて低速にする。 - 特許庁 - The treatment material of arsenic-contaminated soil includes an iron salt having an acidic pH, a pH buffer material which exhibits a buffer action between the iron salt, and a strength-improving material having a neutral pH.
本発明の砒素汚染土の処理材は、ｐＨが酸性の鉄塩と、この鉄塩との間で緩衝作用をするｐＨ緩衝材と、ｐＨが中性範囲の強度改良材とを含有する。 - 特許庁 - In the collector forming part 11, there are formed an N-type buffer region 4 reaching the embedded oxide film 2 from the surface and a P-type collector region 5 formed on the surface of the N-type buffer region 4.
当該コレクタ形成部１１に、表面から埋め込み酸化膜２に達するＮ型バッファ領域４と、Ｎ型バッファ領域４の表面部に形成されたＰ型コレクタ領域５とが形成される。 - 特許庁 - According to one aspect, there are provided at least one amorphous excipient, at least one amorphous buffer and at least one dissolution buffer comprising a MenC immunogen.
１つの局面によれば、本発明は、少なくとも１つの非晶質賦形剤、少なくとも１つの非晶質緩衝剤、および少なくとも１つのＭｅｎＣ免疫原を含む溶解緩衝液を提供する。 - 特許庁 - Also, the data are continuously saved in a buffer memory, so that when a new memory card is loaded, the data saved in the buffer memory can be recorded in the new memory card, and recording can be continuously executed.
また、バッファメモリには継続してデータが溜め込まれているので、新たなメモリカードを装填することで、バッファメモリに溜め込まれたデータを新たなメモリカードに記録し、継続的に記録を行うことができる。 - 特許庁 - When an AV signal is recorded up to the tail block of a time-shift buffer area 71, the empty area 73 of one block is added to the time-shift buffer area 71 to continuously record the AV signal.
タイムシフトバッファ領域７１の終端ブロックまでＡＶ信号を記録したとき、タイムシフトバッファ領域７１に１ブロックの空き領域７３を追加してＡＶ信号を引き続いて記録する。 - 特許庁 - With this configuration, the buffer 5 having the required buffer property and being small in height at total compression is realized, which enables a pit for the elevating passage to be shallow, allowing space saving, and reducing cost for installing the elevator.
このような構成により所要の緩衝特性を備え、かつ全圧縮高さの低いばね緩衝器５を実現し昇降路ピットを浅くでき省スペース化できてエレベーターの設置費用を節減する。 - 特許庁 - This power supply consists of an N buffer 22, a P buffer 23, a comparator 24, a variable resistance control circuit 25, voltage-dividing resistors R1 to R4, variable resistors r1 to r3 and a resistor Rr.
電源装置は、Ｎバッファ２２と、Ｐバッファ２３と、コンパレータ２４と、可変抵抗制御回路２５と、分圧抵抗Ｒ１〜Ｒ４と、可変抵抗ｒ１〜ｒ３と、抵抗Ｒｒと、から構成されている。 - 特許庁 - The part of the first seal member 65 excluding the part facing the electrode reaction surface 66, inlet buffer parts 34a, 44, and outlet buffer parts 34b, 50 are integrated on the surface 14b serving as a cooling surface.
第１シール部材６５は、冷却面である面１４ｂにおいて、電極反応面６６に対面する部分及び入口バッファ部３４ａ、４４と出口バッファ部３４ｂ、５０を除いて一体化される。 - 特許庁 - When a transfer interruption instruction from a low-order device 200 is canceled, a buffer validity circuit 32 reports the number of pieces of data, which are stored in the data buffer 38 up to the moment, to a read address updating circuit 33.
下位装置２００からの転送中断指示が解除されると、バッファ有効回路３２はそれまでにデータバッファ３８に蓄えられたデータ数をリードアドレス更新回路３３に通知する。 - 特許庁 - A reflected wave reader stops transmission of non-modulation carrier after transmission of a NACK packet on the occurrence of a buffer overflow and restarts transmission of the non-modulation carrier when the buffer overflow is released.
反射波読み取り器は、バッファ・オーバーフローが発生すると、ＮＡＣＫパケットを送信した後に無変調キャリアの送信を停止し、バッファ・オーバーフローが解除すると無変調キャリアの送信を再開する。 - 特許庁 - To reduce noise; to prevent transmission of strong vibrations to a structure side supporting a buffer; and to prevent the damage of a rubber elastic member configuring the buffer.
低騒音を実現できるとともに、緩衝装置を支持する構造体側への強い振動の伝達を防ぐことができ、また、緩衝装置を構成するゴム弾性部材の破損を防ぐことができる。 - 特許庁 - A first buffer layer 12, a second buffer layer 14, an SLS layer 16, an MQW light emitting layer 18, an SLS layer 20, an electrode forming layer 22, a p-type electrode 24, and an n-type electrode 26 are formed on a substrate 10.
基板１０上に第１バッファ層１２、第２バッファ層１４、ＳＬＳ層１６、ＭＱＷ発光層１８、ＳＬＳ層２０、電極形成層２２、ｐ電極２４、ｎ電極２６を形成する。 - 特許庁 - An αarithmetic processing circuit 32 calculates the k-th accumulated blending ratio from the k-th pair background blending ratio and the (k-1)-th accumulated blending ratio read from a buffer 18 and writes the k-th accumulated blending ratio in the buffer 18.
α演算処理回路３２は、第ｋの対背景混合比率とバッファ１８から読み出された第（ｋ−１）の累算混合比率から第ｋの累算混合比率を求め、バッファ１８に書き込む。 - 特許庁 - A wavenumber conversion section 721 calculates a wavenumber K_1(λ) and a wavenumber-converted reflectivity R_1'(λ)(=R(λ)/(1-R(λ))) successively for each wavelength stored in a buffer section 71, and outputs them to a buffer section 731.
波数変換部７２１は、バッファ部７１に格納される波長毎に、波数Ｋ_１（λ）および波数変換反射率Ｒ_１’（λ）（＝Ｒ（λ）／（１−Ｒ（λ）））を順次算出し、バッファ部７３１へ出力する。 - 特許庁 - Next, a buffer layer 3, having composition of Al_pGa_qIn_1-p-qN (0≤p≤1, 0<q≤1), is formed on the AlN base layer 2, and a group 4 of GaN semiconductor layers are formed on this buffer layer 3.
次いで、ＡｌＮ下地層２に、Ａｌ_ｐＧａ_ｑＩｎ_１−ｐ−ｑＮ（０≦ｐ≦１，０＜ｑ≦１）なる組成を有するバッファ層３を形成し、このバッファ層３上に、ＧａＮ半導体層群４を形成する。 - 特許庁 - An asynchronous first-in-first-out (ASYNC FIFO) buffer coupled to the memory module reads data from the memory module in response to a feedback signal generated by feeding back the memory clock signal to the ASYNC FIFO buffer.
メモリモジュールに接続された非同期先入れ先出しバッファはメモリクロック信号をバッファにフィードバックすることによって生成されるフィードバック信号に応答してメモリモジュールからデータを読み取る。 - 特許庁 - Continuous guide projections 64a, 64b are respectively arranged on an inlet buffer section 60a and an outlet buffer section 60b formed on a surface 18a of a second metal separator 18A constituting the first cell unit 12A.
第１セルユニット１２Ａを構成する第２金属セパレータ１８Ａの面１８ａに形成される入口バッファ部６０ａ及び出口バッファ部６０ｂには、連続ガイド凸部６４ａ、６４ｂが設けられる。 - 特許庁 - A semiconductor chip 100 comprises a first pad 1, a second pad 2, an input buffer 3 connected to the pad 1 and the second pad 2, and a circuit block connected to the input buffer 3.
半導体チップ１００は、第１のパッド１と、第２のパッド２と、第１のパッド１及び第２のパッド２に接続される入力バッファ３と、入力バッファ３に接続される回路ブロックとを具備する。 - 特許庁 - A decoding processor 646 decodes encrypted data in the packet data outputted from the buffer 644, and rewrites the decoded data for outputting to the stored FIFO buffer 647.
復号処理部６４６は、バッファ６４４から出力されたパケットデータ内の暗号化データを復号し、復号したデータを書き戻してパケットデータをストア型のＦＩＦＯバッファであるバッファ６４７へ出力する。 - 特許庁 - The installation frame 2 is in contact with a buffer ring 3 through foam spacers 4, 5, and the outside face of the upper film electrode 12 and the upper opposed face 3a of the buffer ring 3 are separated from each other.
取り付けフレーム２は、発泡体スペーサ４、５を介して緩衝リング３と接触しており、上部フィルム電極１２の外側面と緩衝リング３の上対向面３ａとが離隔している。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
