「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 121 122 123 124 125 126 127 128 129 .... 476 477 次へ＞- A common-mode buffer BUF and an inverter series circuit consisting of series connection of two inverters INV1, INV2 are connected in parallel between an input terminal and an output terminal of the buffer circuit.
バッファ回路は、入力端子と出力端子との間に、同相バッファＢＵＦと、２つのインバータＩＮＶ１、ＩＮＶ２とが直列接続されたインバータ直列回路とが並列に接続されている。 - 特許庁 - When the first transmission rate differs from the second transmission rate, the first buffer can be operated to buffer data transmitted between the internal bus and the external inter-integrated circuit bus.
第１の送信速度が、前記第２の送信速度と異なる場合に、前記第１のバッファは、前記内部バスと前記外部集積回路間バスとの間で送信されたデータをバッファリングするように動作できる。 - 特許庁 - In the second group, the number of the image data held in the buffer in a certain sub group is double the number of the image data held in the buffer in the sub group captured in the past adjacent to the sub group.
第２のグループでは、あるサブグループにおいてバッファに保持される画像データの数は、そのサブグループと隣り合う過去に撮像されたサブグループにおいてバッファに保持される画像データの数の２倍である。 - 特許庁 - The tape drive controller 5 decreases a tape drive speed when the buffer usage rate is larger than a proper value or increases the tape drive speed when the buffer usage rate is smaller than the proper value in the reproduction process.
テープ駆動制御装置５は、再生過程において、バッファ使用率が適正値より大きい場合には、テープ駆動速度を下げ、バッファ使用率が適正値より小さい場合には、テープ駆動速度を上げる。 - 特許庁 - That is, when storing the buffer data in the data storing part 25, a cache device 2 deletes the cache data and stores the buffer data when storage capacity of the cache device 2 exceeds a prescribed threshold value.
つまり、キャッシュ装置２は、バッファデータをデータ記憶部２５に記録する場合において、キャッシュ装置２の記憶容量が所定の閾値を超えるとき、キャッシュデータを削除してバッファデータを記録する。 - 特許庁 - To enable an adjustment of an initial accumulating amount of a jitter buffer to be adequately performed and a fixed delay added to a received packet by the jitter buffer to be controlled so as to be adequately kept.
ジッタバッファの初期蓄積量の調整を適切に行うことができると共に、ジッタバッファにより受信パケットに付加される固定遅延を適正に保つように制御することを可能とする。 - 特許庁 - Or the anode can have a multi-layer structure including the metal organic layer and a buffer layer adjoining the metal organic mixed layer, and the buffer layer contains the electron acceptance material and a hole transporting material arbitrarily.
あるいは、該アノードは金属有機混合層と該金属有機混合層に隣接するバッファ層とを含む多層構成を有し得、該バッファ層は電子受容材料と任意には正孔輸送材料とを含む。 - 特許庁 - This semiconductor device is equipped with a semiconductor substrate, the buffer layer of a nitride semiconductor that is formed on the semiconductor substrate, and the channel layer of the nitride semiconductor that is formed in an upper layer as compared with the buffer layer.
半導体基板と、この半導体基板上に形成された窒化物半導体のバッファ層と、このバッファ層よりも上層に形成された窒化物半導体のチャネル層とを備える。 - 特許庁 - Thereafter, when the update of the input buffer (321 or 322) is performed, the control part 33 sets the data changeover part 35 such that the data changeover part 35 changes over to the voice data side in the buffer changeover timing immediately thereafter.
また、その後、入力バッファ（３２１又は３２２）の更新が行われた場合、制御部３３は、その直後のバッファ切替タイミングで、データ切替部３５を音声データ側に切り替わるように設定する。 - 特許庁 - When the coding bit rate is changed over, a delay buffer control unit 15 obtains the first writing pointer after changeover and the changed packet length of a written packet, and then, performs notification to the delay buffer 14.
遅延バッファ制御部１５は、符号化ビットレートの切り替え時、切り替え後の最初の書き込みポインタと、書き込み途中のパケットの変更されたパケット長を求め、遅延バッファ１４に通知する。 - 特許庁 - A CPU 5 receives from the page table buffer 12 the return addresses and data which corresponds to a page of data by the page one after another and sets them in a buffer 2 in a LINK chip 2.
ＣＰＵ５は、ページテーブルバッファ１２から、１ページ分のデータに対応する返送先アドレス及び返送データ長をページ単位で順次取得し、ＬＩＮＫチップ２の中のバッファ２ａに設定する。 - 特許庁 - Therefore, reproduction operation of data from an optical disk in the postroll operation is also continuously performed, and the postroll operation is not intermitted, since no buffer underflow is caused in a reproduction side buffer.
そのため、ポストロール動作における光ディスクからのデータの再生動作も継続的に行われ、再生側バッファにおいてバッファアンダーフローが発生することが無く、ポストロール動作が途切れることがない。 - 特許庁 - The data route 54 reads the data from the reception buffer 22 according to a data reading request from the command analysis part 56 in time of macro definition, and writes the data into the macro buffer 26 by use of a writing pointer.
データルート５４は、マクロ定義時、コマンド解析部５６からのデータ読み取りリクエストに応じて、受信バッファ２２からデータを読み出し、書き込みポインタを用いてマクロバッファ２６にデータを書き込む。 - 特許庁 - A packet storage section 50 sequentially stores packets in one of a plurality of buffer areas to store packet received by the packet receiving section 10 and manages the remaining data capacity of the buffer area.
パケット格納部５０は、パケット受信部１０により受信されるパケットを格納すべき複数のバッファ領域の一つに、パケットを順次格納させるとともに、そのバッファ領域の残データ容量を管理する。 - 特許庁 - The data of any of a control bus 36, an address bus 37 and a data bus 38 are alternately stored in two trace buffer memories A and B, and data are also alternately outputted from the two trace buffer memories A and B.
２つのトレースバッファメモリＡ，Ｂに対して制御バス３６，アドレスバス３６，データバス３８の何れかのデータを交互に格納するとともに、２つのトレースバッファメモリＡ，Ｂからデータを交互に出力する。 - 特許庁 - The reference signal is transmitted from a reference signal generation part 27 to the buffer amplifier 240 by differential signals RAMP+, - and a reference signal RAMPs of a single mode is generated by the buffer amplifier 240.
参照信号生成部２７からバッファアンプ２４０まで参照信号を差動信号ＲＡＭＰ＋，−で伝達し、そのバッファアンプ２４０でシングルモードの参照信号ＲＡＭＰｓを生成する。 - 特許庁 - To provide a packet forwarding apparatus and a packet discard method that substantially discard a packet staying in a packet buffer for a predetermined period without reading out the packet from the packet buffer.
所定期間パケットバッファ内に滞留するパケットを、パケットバッファから読み出しを行うことなく実質的に破棄することを可能とするパケット転送装置およびパケット破棄方法を提供する。 - 特許庁 - A buffer layer is formed on the surface of a first semiconductor wafer, and an ion doping device irradiates the first semiconductor wafer with an H_3^+ ion to form a damaged region at a lower portion of the buffer layer.
第１の半導体ウエハの表面上にバッファ層を形成し、イオンドーピング装置によりＨ_３^＋イオンを第１の半導体ウエハに照射してバッファ層の下方に損傷領域を形成する。 - 特許庁 - The packet processor 1 is composed of a serial connection of an input buffer 13, a plurality of reconfigurable devices 11, 12, and an output buffer 14, and of fed-back reconfigurable devices 11, 12.
パケット処理装置１は、入力バッファ部１３、複数のリコンフィギュアブルデバイス１１，１２及び出力バッファ部１４を直列接続し、リコンフィギュアブルデバイス１１，１２をフィードバック接続して構成される。 - 特許庁 - The metal buffer film 18 and the transparent conductive film 20 are formed on the source/drain electrodes 14 and 15, and then subjected to etching for the formation of the metal thin film buffer layer 18 and the transparent electrode 20.
ソース・ドレイン電極１４，１５上に、金属バッファー膜１８と透明導電膜２０を成膜し、これらを同時にエッチングして金属薄膜バッファー層１８と透明電極２０を形成する。 - 特許庁 - The buffer layer has a linearly-changing composition with respect to thickness, from pure silicon at a substrate/buffer interface to a composition of germanium, and also has a chemical impurity substance.
バッファ層は、基板／バッファとの界面における純粋シリコンからゲルマニウム組成にかけて、その厚みに対して一次的に変化する構成を有し、さらに、バッファ／エッチング停止界面に化学的不純物質を有する。 - 特許庁 - Thus, intentional insertion of an individual buffer is described in the VHDL so that the same shift register uses a clock outputted from the same buffer so as to decrease clock skew.
これにより、同一のシフトレジスタ内では、同一のバッファから出力されるクロックを使用するように、意図的に個別のバッファを挿入するようＶＨＤＬで記述することにより、クロックスキューを小さくする。 - 特許庁 - When the request packet is a band request packet, the request packet analysis part 204 obtains band information from the packet and informs a buffer readout management part 207 of intervals of a read of a shaper buffer 206.
リクエストパケット解析部２０４では該要求パケットが帯域要求パケットであった場合、該パケットから帯域情報を取得し、シェーパバッファ２０６での読み出し間隔をバッファ読出管理部２０７へ通知する。 - 特許庁 - Based on attribute information in the meta-buffer 102, transmission of corresponding stream data is requested to the server device 1, and received stream data is successively stored in a FIFO type audio buffer 101.
メタバッファ１０２内の属性情報に基づき、対応するストリームデータの送信がサーバ装置１に対して要求され、受信されたストリームデータはＦＩＦＯ方式のオーディオバッファ１０１に順次記憶される。 - 特許庁 - When the buffer pointer becomes a maximal value, signal detection & bit extraction processing is performed and when bit data are buffered for 1 byte, an image in a display buffer 47 is transferred to a liquid crystal display 44 and displayed thereon.
そして、バッファポインタが最大値になると、信号検出＆ビット取り出し処理を行い、ビットデータが１バイトバッファリングされると、表示バッファ４７の画像を液晶ディスプレイ４４に転送し表示する。 - 特許庁 - A display control CPU 101 receives a display control command via an input buffer circuit 105 when a strobe signal is inputted via the input buffer circuit 105 from a main base board 31.
表示制御用ＣＰＵ１０１は、主基板３１から入力バッファ回路１０５を介してストローブ信号が入力されると、入力バッファ回路１０５を介して表示制御コマンドを受信する。 - 特許庁 - The buffer cell 40 with an electrostatic breakdown protective circuit consists of a diode type protective circuit 20 for measures against electrostatic breakdown, and a buffer cell 30 for avoiding the attenuation of a signal incident to long distance wiring.
静電破壊保護回路付きバッファセル４０は、静電破壊対策用のダイオード型保護回路２０と長距離配線に伴う信号の減衰を回避するためのバッファセル３０から構成されている。 - 特許庁 - The control system includes a plurality of buffer memories for temporarily storing optical data from documents processed through the scanning station, and a control circuit connected to the buffer memories and the document-feed device.
制御システムは、走査装置により処理された文書からの光学データを一時的に記憶するための複数のバッファーメモリーと、バッファーメモリーと文書送り装置に接続された制御回路とを含む。 - 特許庁 - An aqueous buffer glycine solution prepared by adding a buffer solution to an aqueous glycine solution containing N-methylglycine and adjusted to pH 6 to 9 is passed through a cation exchange resin, to separate the glycine from the N-methylglycine.
Ｎ−メチルグリシンを含有するグリシン水溶液に緩衝液を添加してｐＨ６〜９に調整した緩衝グリシン水溶液を、陽イオン交換樹脂に流通させてＮ−メチルグリシンと、グリシンとを分離する。 - 特許庁 - A data strobe signal DQS output from the data strobe signal generating circuit DG is fed back to a flip-flop FF3 through an output buffer OB1, input buffer IB1 and DDL circuit 10.
データストローブ信号発生回路ＤＧから出力されるデータストローブ信号ＤＱＳは、出力バッファＯＢ１、入力バッファＩＢ１、ＤＬＬ回路１０を介してフリップフロップＦＦ３へ帰還される。 - 特許庁 - To prevent the signals applied to an output buffer from the outside from colliding with signals outputted from the output buffer by controlling the output timing of the output signals.
本発明の目的は、出力信号の出力タイミングを制御することで、外部から出力バッファに印加される信号と出力バッファの出力信号との衝突を防止することである。 - 特許庁 - In the test piece for measuring LDH, the reagent layer 4 contains lithium lactate, a basic buffer, and diaphorase, whereas the reagent layer 5 contains β-NAD, tetrazolium violet, and an acid buffer.
ＬＤＨ測定用試験片は、試薬層４に乳酸リチウム、塩基性緩衝剤、ジアホラーゼが配合され、試料保持層５にβ−ＮＡＤ、テトラゾリウムバイオレット、酸性緩衝剤が配合されている。 - 特許庁 - Smaller one of the first guarantee torque T1 and the second guarantee torque T2 is substituted for a buffer variable Tx, and a pressing force calculation criteria torque T0 is determined through the buffer variable Tx.
第１保証トルクＴ１及び第２保証トルクＴ２のうちいずれか小さい方をバッファ変数Ｔｘに代入し、該バッファ変数Ｔｘを介して押圧力計算基準トルクＴ０を設定する。 - 特許庁 - The optional bufsize argument specifies thefile's desired buffer size: 0 means unbuffered, 1 means line buffered, any other positive value means use a buffer of(approximately) that size.
オプションの bufsize 引数は、ファイルのために必要とするバッファのサイズを指定します: 0 は非バッファリング、 1 は行単位バッファリング、その他の正の値は指定した値 (の近似値) のサイズをもつバッファを使用することを意味します。 - Python - Subsequently, the window already is a double-buffered window, and nothing about the window changes when a new back buffer name is allocated,except that the new back buffer name is associated with the window.
続いて、新しい背面バッファが割り当てられた時、その新しい背面バッファ名がウィンドウに関連している場合を除き、ウィンドウは既にダブルバッファウィンドウであり、そのウィンドウは何も変化しない。 - XFree86 - The apparent recording speeds are changed by deliberately giving rise to a buffer under-run and alternately repeating the start and stop of a recording operation by utilizing a buffer under-run-free recording function, by which the desired recording speed is obtained.
故意にバッファアンダーランを発生させ、バッファアンダーランフリー記録機能を利用して、記録動作のスタート及びストップを交互に繰り返して、見かけ上の記録速度を変化させて、所望の記録速度を得る。 - 特許庁 - Output signals of buffer circuits 9 and 12 are leaked to buffer circuits 10 and 13 via parasitic capacities of switches SW1 and W2.
これにより、サンプリングスイッチＳＷ１及びＳＷ２の寄生容量を介して漏れる信号が打ち消され、出力信号Ｖｏｕｔ及び＊Ｖｏｕｔの変動が防止され、トラックホールド回路の精度の向上が図れる。 - 特許庁 - In response to a second control signal, a third switch turns off so that the first buffer circuit drives the second data line, and a fourth switch turns off so that the second buffer circuit drives the first data line.
第２の制御信号に応答して、第３のスイッチは、第１バッファ回路が第２のデータ線を駆動するように閉成し、第４のスイッチは、第２バッファ回路が第１のデータ線を駆動するように閉成する。 - 特許庁 - In response to a first control signal, the first switch turns off so that the first buffer circuit drives the first data line, and the second switch turns off so that the second buffer circuit drives the second data line.
第１の制御信号に応答して、第１のスイッチは、第１バッファ回路が第１のデータ線を駆動するように閉成し、第２のスイッチは、第２バッファ回路が第２のデータ線を駆動するように閉成する。 - 特許庁 - In an image compression part 22 of a compression processing part of a printer, image data are separated into character/line drawing data and image data by an image separation part 221 and respective data are stored to a first band buffer 222 and a second band buffer 223.
プリンタの圧縮処理部の画像圧縮部２２においては、画像分離部２２１で画像データを文字／線画データ，イメージデータに分離し、各データを第１バンドバッファ２２２，第２バンドバッファ２２３に記憶する。 - 特許庁 - The RAM 313 of the main control board 301 is provided with a ring buffer 313a for winning storage and the winning information of game balls is stored in the ring buffer 313a for the winning storage.
主制御基板３０１のＲＡＭ３１３には入賞記憶用リングバッファ３１３ａが設けられており、遊技球の入賞情報は入賞記憶用リングバッファ３１３ａに記憶される。 - 特許庁 - The apparatus for treating a substrate includes a load port, an index module, a first buffer module, a coating/developing module, a second buffer module, a pre/post-exposure treatment module, and an interface module, which are sequentially arranged in a direction.
基板処理設備は、一方向に順次配置されたロードポート、インデックスモジュール、第１バッファモジュール、塗布及び現像モジュール、第２バッファモジュール、露光前後処理モジュール、及びインタフェースモジュールを有する。 - 特許庁 - Umbrella with rain drops thereon is made to hit against a first buffer member 15 of a first draining means 8 or bump against a second buffer member 17 thereby shaking the water drops off the umbrella.
雨滴が付着した傘を第１の水切り手段８の第１の緩衝部材１５に打ち付けたり、第２の緩衝部材１７に突き当てたりして、傘に付着した雨滴を叩き落とすようになっている。 - 特許庁 - The concentrator/multiplexer comprises a cell buffer 14 for holding a specified data volume of input signal to an ATM processing section 9 sequentially and holding operation of the cell buffer 14 is stopped based on the occurrence of an abnormality.
ＡＴＭ処理部９への入力信号を逐次、所定データ量保持するセルバッファ１４を備えて構成し、異常の発生に基づいて前記セルバッファ１４の保持動作を停止する。 - 特許庁 - For an additional or an alternative way of operation, the buffer volume can be used as a backup volume buffer structured to provide a gas-vacuum suction when, for example, the suction supply stops working.
追加もしくは別法として、このバッファ・ボリュームは、例えば吸引サプライの機能が停止した場合にガス真空サクションを提供するように構成されたバックアップ容積バッファとして使用することができる。 - 特許庁 - A block dividing section 102 extracts the tiles in the horizontal direction Tw and the vertical direction Th from image data of a plurality of lines stored in a strive buffer 101 and stores them in a tile buffer 103.
ブロック分割部１０２は、ストライブバッファ１０１に格納された複数ラインの画像データから水平方向Ｔｗ、垂直方向Ｔｈ画素のタイルを抽出し、タイルバッファ１０３に格納する。 - 特許庁 - The optical fiber cable 10 is composed of a coated optical fiber 11 situated in the center of the cable, a buffer layer 12 arranged in a manner surrounding the coated optical fiber, and a sheath 13 covering the buffer layer 12.
光ファイバケーブル１０は、ケーブル中心に位置する光ファイバ心線１１と、該光ファイバ心線を囲むように配設される緩衝層１２と、該緩衝層１２を被覆するシース１３と、を備えている。 - 特許庁 - Then the DMA control circuit 12 divides data to be transferred by the number of buffer memories 16 to 18 and outputs the start address of the divided data to respective buffer memory control circuits 13 to 15.
設定終了後、ＤＭＡ制御回路１２は転送するデータをバッファメモリ１６〜１８の数量だけ分割し、分割したデータのスタートアドレスを各バッファメモリ制御回路１３〜１５に出力する。 - 特許庁 - Therefore, the high priority is dynamically set to the buffer memory 4 to which data is frequently inputted at the time of operation, the wait time of such a buffer memory is shortened and the held data can be frequently outputted.
よって稼働時においてデータが入力される頻度の高いバッファメモリ４には動的に高い優先順位が設定され、同バッファメモリは待ち時間が短縮して高頻度に保持データを出力できる。 - 特許庁 - The exit squeezed part 42c has its flow channel width and depth decreased toward the exit buffer part 44b, and the flow channel depth is set at the same depth as that of the exit buffer 44b.
出口絞り部４２ｃは、出口バッファ部４４ｂに向かって流路幅寸法及び流路深さが減少するとともに、前記流路深さは、前記出口バッファ部４４ｂの深さと同一に設定されている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- Python
- Copyright 2001-2004 Python Software Foundation.All rights reserved.
Copyright 2000 BeOpen.com.All rights reserved.
Copyright 1995-2000 Corporation for National Research Initiatives.All rights reserved.
Copyright 1991-1995 Stichting Mathematisch Centrum.All rights reserved.
