「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 124 125 126 127 128 129 130 131 132 .... 476 477 次へ＞- In a control apparatus 200, a ring memory buffer 32 temporarily stores data received via a network.
制御装置２００において、リングメモリバッファ３２は、ネットワークを介して受信したデータを一時記憶する。 - 特許庁 - The error correction code adding part adds an error correction code to the data stream from the writing buffer memory.
誤り訂正符号付加部は、書込み用バッファメモリからのデータストリームに誤り訂正符号を付加する。 - 特許庁 - This device has structure that with the two valves opened, the hydraulic buffer and the pressure governing device are intercommunicated.
これら両弁が開いた状態で油圧式緩衝器と調圧装置３とが連通する構造とした。 - 特許庁 - To operate ring buffer control and memory address conversion by reducing the scale of this circuit as much as possible.
できるだけ回路規模を小さくしてリングバッファ制御を行ってメモリアドレス変換を行えるようにする。 - 特許庁 - A reference data storage processing section 24c leaves the data whose motion compensation processing in completed to the reference buffer.
参照データ保存処理部２４ｃは動き補償処理が完了したデータを参照バッファに残しておく。 - 特許庁 - To reduce a circuit size by realizing rectangular transfer and ring buffer transfer on the same circuit.
矩形転送とリングバッファ転送を同一の回路で実現可能にすることにより、回路規模を削減する。 - 特許庁 - To make a device capable of withstanding high voltage by making a buffer layer high resistance without increasing threshold voltage.
しきい値電圧を増大させることなくバッファ層を高抵抗化して素子を高耐圧化できること。 - 特許庁 - A parameter value read from a parameter memory 1 is inputted to an adding buffer 10 via an adder 4.
パラメータメモリ１から読み出されたパラメータ値は加算器４を介して加算バッファ１０に入力される。 - 特許庁 - Furthermore, two hold circuits are used for writing from the analog buffer circuit to the data lines in line sequence.
また、保持回路を２つ設けることでアナログバッファ回路からデータ線への書き込みを線順次化する。 - 特許庁 - This analog signal is stabilized by a buffer amplifier 3 and is supplied to the data line of a display panel 20.
このアナログ信号はバッファアンプ３において安定化され表示パネル２０のデータラインに供給される。 - 特許庁 - A ring buffer comprising a plurality of field buffers is formed in a substantial SDRAM 5 for still picture processing.
本来は、静止画処理用のＳＤＲＡＭ５について、複数のフィールドバッファによるリングバッファを形成する。 - 特許庁 - The command receiving buffer, the writing pointer and the reading pointer are formed in a RAM on each control board.
コマンド受信バッファ、書込ポインタおよび読出ポインタは、各制御基板上のＲＡＭに形成される。 - 特許庁 - Memo data inputted from an input part 101 are registered in a memo data buffer 105 of a storage part 104.
入力部１０１から入力されたメモデータを記憶部１０４のメモデータバッファ１０５に登録する。 - 特許庁 - BUFFER STARTING DEVICE OF ROTATING APPARATUS HAVING LARGE MOMENT OF INERTIA BY PTO OUTPUT OF ENGINE FOR RUNNING
走行用エンジンのＰＴＯ出力による慣性モーメントの大きな回転機器の緩衝起動装置 - 特許庁 - The fuel supplied to the buffer tank 105 is supplied to a bellows 106 and a liquid pump 107.
バッファタンク１０５に供給された燃料は、ベローズ１０６と液体ポンプ１０７とに供給される。 - 特許庁 - A multiplier 243 multiplies an output from the remainder calculator 242 by an X-directional size of the image buffer.
乗算器２４３は剰余算器２４２の出力と画像バッファのＸ方向のサイズとを乗算する。 - 特許庁 - Upper and lower thrust polished steel plates provided between the respective thrusts are thrusted to buffer the seismic waves.
各スラスト間に設けられる上下スラスト研磨鋼板をスラストさせることにより地震波を緩衝させる。 - 特許庁 - The UDPTL control section 18 delivers additional data 42 from the buffer section 20 to the monitoring section 22 based on recommendation T.38.
UDPTL 制御部18は勧告T.38に基づきバッファ部20からの追加データ42を送信回数監視部22に送る。 - 特許庁 - To provide a buffer amplifier circuit, which is functioned not only as a differential interface but also as a single-phase interface.
差動インターフェースのみならず、単相インターフェースとしても機能する緩衝増幅回路を実現する。 - 特許庁 - The data leakage from the input buffer is prevented by constituting input buffer erasure processing with an input management part which detects cancellation of an input processing and an input data processing part which erases data of an input data storage part (input buffer) by an input cancellation instruction from the input management part.
入力処理の中止を検出する入力管理部と、入力管理部からの入力中止指示により入力データ記憶部（入力バッファ）のデータを消去する入力データ加工部とから入力バッファ消去処理を構成することにより入力バッファからのデータ漏洩を防止する。 - 特許庁 - Also, heat resistant fiber sheets 18 are used for the buffer materials 10 and the glass rod is fabricated by the flame of oxyhydrogen gas.
また、緩衝材１０に耐熱性の繊維シートを用い、酸水素ガスの火炎により加工する。 - 特許庁 - A second buffer 16 to which the signal 1e is inputted outputs the post-correction clock signal 1f for driving.
信号１ｅが入力された第２のバッファ１６が補正後駆動用クロック信号１ｆを出力する - 特許庁 - A buffer 104 temporarily stores calibration data to be transmitted for updating the table 148.
バッファ１０４は、テーブル１４８を更新するために送信するキャリブレーションデータを一時的に格納する。 - 特許庁 - The output voltage of the analog reference power supply 1 is fed to the output buffer 2 after the prescribed period.
所定期間以降はアナログ基準電源１の出力電圧が出力バッファ２に供給される。 - 特許庁 - To enable compression processing/expansion processing of image data; without the need for a buffer memory of large capacity.
大きな容量のバッファメモリを用いることなく、画像データの圧縮処理／伸張処理を可能とする。 - 特許庁 - The address is inputted in parallel to an ATA register 27, and the user data are inputted in parallel to a buffer 25.
アドレスは、ＡＴＡレジスタ２７にパラレルに入力され、ユーザデータは、バッファ２５にパラレルに入力される。 - 特許庁 - Parts other than the printer control code are sent to the buffer 5 as they are.
一方、プリンタの制御コード以外の部分は暗号化処理をされずにそのまま出力バッファ５に送られる。 - 特許庁 - Then a data output section 6 outputs buffer data as extracted data in response to the result of detection.
そして、データ出力部６は検出結果に応じてバッファデータを抽出データとして出力する。 - 特許庁 - A series-parallel battery system with buffer resistors is coupled to each junction of batteries or battery cells.
バッファレジスタを備える直列−並列バッテリ・システムがバッテリ又はバッテリセルの各接合に結合される。 - 特許庁 - The observation signal is stored so as to be associated with a time when the observation signal has been output in an observation buffer 31.
観測信号は、出力された時刻と対応付けられて観測バッファ３３に記憶される。 - 特許庁 - A current narrowing layer 18 and a buffer layer 19 are formed in an upper DBR layer 15.
上部ＤＢＲ層１５内に、電流狭窄層１８およびバッファ層１９が設けられている。 - 特許庁 - When it is confirmed that the data has been written to the line, the data is removed from the writing access buffer (39).
このデータがラインへ書き込まれたことを確認したら、書き込みアクセスバッファ(39)からこのデータを削除する。 - 特許庁 - To provide a double type shock absorber having such a shock absorbing capacity as to buffer great impact energy.
大きな衝撃エネルギも緩衝可能な緩衝容量を有するダブル形緩衝器を提供する。 - 特許庁 - The asynchronous packer includes a write buffer commonly used for an asynchronous bridge and for upsizing, to buffer a write channel data; and first and second asynchronous packing controllers which control channel compaction according to first and second clocks, respectively, regarding the write channel data input/output to/from the write buffer during burst write.
非同期パッカーは、非同期ブリッジ及びアップサイジングに共通で用いられ、ライトチャンネルデータをバッファリングするライトバッファと、バーストライト時に前記ライトバッファに入出力される前記ライトチャンネルデータに対するチャンネル圧縮を第１及び第２クロックによって各々制御する第１及び第２非同期パッキング制御器を含む。 - 特許庁 - To improve communication efficiency by detecting a maximum capacity of a retransmission buffer of a counter device.
対向デバイスの再送バッファの最大容量を検出することができ、通信効率を向上させる。 - 特許庁 - Soft buffer corruption is avoided during soft handover by controlling H-ARQ by the primary Node-B.
ソフトバッファの破壊は、ソフトハンドオーバ時に、プライマリノードＢがＨ−ＡＲＱを制御することにより、回避される。 - 特許庁 - The asynchronous unpacker includes a read buffer commonly used for an asynchronous bridge and for upsizing to buffer a read channel data; and first and second asynchronous unpacking controllers which control channel compaction according to the first and second clocks, respectively, regarding the read channel data input/output to/from the read buffer during burst read.
また、非同期アンパッカーは、前記非同期ブリッジ及びアップサイジングに共通で用いられ、リードチャンネルデータをバッファリングするリードバッファと、バーストリード時に前記リードバッファに入出力される前記リードチャンネルデータに対するチャンネル圧縮を前記第１及び第２クロックによって各々制御する第１及び２非同期アンパッキング制御器を含む。 - 特許庁 - A buffer circuit 1 comprises an inverter circuit 10 and an inverter circuit 20, which are serially connected each other.
バッファ回路１は、互いに直列に接続されたインバータ回路１０およびインバータ回路２０を備える。 - 特許庁 - To provide a semiconductor integrated circuit having reworkability, even if an I/O buffer is changed.
Ｉ／Ｏバッファ変更があった場合であっても、リワーク性を有する半導体集積回路を提供する。 - 特許庁 - The problem is solved by forming the buffer layer with a compound including at least In and S.
バッファ層を、少なくともＩｎとＳとを含む化合物で形成することにより、前記課題を解決する。 - 特許庁 - In a BCH-decoding part 13, BCH-decoding processing of the data output from the LDPC output buffer 12 is performed.
BCH復号部１３においては、LDPC出力バッファ１２から出力されたデータのBCH復号処理が行われる。 - 特許庁 - To reduce power consumption while ensuring the amplitude of an output signal of an output buffer.
出力バッファの出力信号の振幅を確保することを可能としつつ、低消費電力化を図る。 - 特許庁 - A heat exchanger (15) divides a space in the air supply plenum chamber into a return-air buffer chamber (22) and a blast chamber (21).
熱交換器(15)が、給気プレナムチャンバ内の空間を還気バッファチャンバ(22)と送風チャンバ(21)とに分割する。 - 特許庁 - A vertical shaft (13) for recirculating the return air of a room (11) to the return-air buffer chamber is arranged adjacently to the room.
室(11)の還気を還気バッファチャンバに還流させる縦シャフト(13)が、室に隣接して配置される。 - 特許庁 - An image processor 100 includes a rotation block 120, a line buffer block 130, and a scaling block 140.
イメージプロセッサ１００は、ローテーションブロック１２０と、ラインバッファブロック１３０と、スケーリングブロック１４０と、を含む。 - 特許庁 - The semiconductor memory includes a first data conversion part, a buffer memory, a main memory and a second data conversion part.
半導体メモリは、第１データ変換部、バッファメモリ、メインメモリおよび第２データ変換部を有している。 - 特許庁 - An integrated circuit device 1 includes a data acquisition unit 2, one buffer 3, and a writing control unit 4.
集積回路装置１は、データ取得部２と、１つのバッファー３と、書き込み制御部４と、を含み。 - 特許庁 - The buffer material which is foamed prevents the ceramic element 2 from being broken during the polishing.
また、研磨の際にセラミック素子２が破損するのが発泡成形された緩衝材により防止される。 - 特許庁 - To provide an output buffer circuit which reduces power source noise generated when an output terminal is made into high impedance.
ハイ・インピーダンスにする際に発生する電源ノイズを低減させる出力バッファ回路を提供する。 - 特許庁 - To provide a maintenance management system for storing the buffer relay operation frequency even during partial update.
部分更新時においてもバッファリレー動作回数を保持することの可能な保守管理システムを提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
