「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 123 124 125 126 127 128 129 130 131 .... 476 477 次へ＞- To efficiently manufacture buffer materials for packaging an arbitrary number of which are connected in series.
梱包に用いる緩衝材を、任意の数だけ連なった形態で高効率で製造できるようにする。 - 特許庁 - According to an embodiment, a command buffer in a command management unit stores a group of commands received from a host.
実施形態によれば、コマンド管理装置のコマンドバッファは、ホストから受信されたコマンドの群を格納する。 - 特許庁 - To provide a semiconductor light-emitting device, in which a contact layer is prevented from directly contacting to a buffer layer.
コンタクト層がバッファ層と直接接触することを阻止する半導体発光素子を提供すること。 - 特許庁 - During execution, the analysis result is taken out and executed from a lookahead buffer by first-in last-out method.
本実行時には、先読みバッファから先入れ先出し方式で解析結果を取り出し実行する。 - 特許庁 - When overwriting new data in a flash memory 1 with prerecorded data, a controller 5 pre-reads the data from the flash memory 1 with prerecorded data while recording the new data received from an external device on a buffer 2 or a buffer 3, and transfers the data to a refuge buffer 10.
既にデータが記録されているフラッシュメモリ１に、新しいデータを上書きする場合、コントローラ５は、外部装置から受け取った新しいデータがバッファ２，またはバッファ３に記録されている間に、既にデータが記録されているフラッシュメモリ１から該データを先読みし、退避用バッファ１０に転送するようにした。 - 特許庁 - This device is provided with a cell buffer 1, a discarding address storage part 22 storing a discarding address s57, which is the address of an input cell s1 stored in the cell buffer as a discarding processing target, on the cell buffer 1 and a discarding processing part 23 for executing discarding processing on the input cell s1 stored in the discarding address s57.
セルバッファ１と、セルバッファ１に格納されている廃棄処理対象にある入力セルｓ１のセルバッファ１上のアドレスである廃棄アドレスｓ５７を記憶している廃棄アドレス記憶部２２と、廃棄アドレスｓ５７に格納されていた入力セルｓ１に対して廃棄処理を行う廃棄処理部２３とを備えている。 - 特許庁 - A buffer part to be used for communication is provided with the number of limits corresponding to the kind (priority, for example), of data.
通信で使用するバッファ部分に、データの種類（例えば、優先度）に応じて制限数を設ける。 - 特許庁 - The control section controls a control voltage such that the maximum values of the buffer accumulation amounts are held at a reference value.
制御部は、バッファ蓄積量の最大値が基準値を保持するように、制御電圧を制御する。 - 特許庁 - The protector 30 protects the front bumper 18 by a buffer function when the protector 30 abuts on the front bumper 18.
プロテクタ３０は、フロントバンパ１８との当接時の緩衝機能によってフロントバンパ１８を保護する。 - 特許庁 - The number of buffer faces to be written in a disk buffer 103 is previously allocated in each of the on-line task 101 and the off-line tasks 100 and a common disk device 108 is accessed on the basis of access requests from the on-line task 101 and the off-line tasks 100 written in the disk buffer 103.
本発明の特徴とするところは、オンラインタスク１００とオフラインタスク１０１毎にディスクバッファ１０３に書込みするバッファ面数を予め割付けておき、ディスクバッファ１０３に書込まれたオンラインタスク１００とオフラインタスク１０１からのアクセス要求に基づき共通のディスク装置１０８にアクセスするようにしたことにある。 - 特許庁 - Data indicating the abnormal state of communication are stored in the main remote control data storage buffer 34 as an initial value.
メインリモコンデータ格納バッファ３４には通信が異常状態を示すデータを初期値として格納する。 - 特許庁 - The method comprises storing a buffer solution 16 in a liquid-storing part 13 of a buffer solution container 12, nearly horizontally supporting a porous sheet 2 carrying a medium 3 containing a target cell in the buffer solution 16, sandwitching the upper and lower faces of the porous sheet 2 with a pair of flat plate electrodes 14 and 23, and applying electrical pulses to the pair of the flat plate electrodes 14 and 23.
緩衝液容器１２の液溜部１３に緩衝液１６を溜め、目的細胞を含む培地３を坦持する多孔性シート２を、緩衝液１６中に略水平に支持し、多孔性シート２の上下を、一対の平板電極１４、２３で挟み、一対の平板電極１４、２３に電気パルスを印加する。 - 特許庁 - A buffer memory 2 sequentially stores image data s(s1, s2, s3,...) read by a read section 146 in the image information reader 10 provided with the buffer memory storing image data by one sheet, and the image data s(s1, s2, s3,...) stored in the buffer memory are sequentially transferred to the image display device 30 via the network 40.
シート１枚分の画像データを格納するバッファメモリを備えた画像情報読取装置１０において読取部146により読み取った画像データs(s1,s2,s3,…)を順次バッファメモリ２へ格納するとともに、このバッファメモリに格納された画像データs(s1,s2,s3,…)をさらに順次ネットワーク４０を介して画像表示装置３０へ転送する。 - 特許庁 - The power supply unit 13 includes: a command buffer 22 for storing the commands collectively output from the CPU 10; and control sections (a command buffer control section 23, a command control section 24, and a control execution section 25) for sequentially reading the commands stored in the command buffer 22, and sequentially executing the controls corresponding to the read commands.
電源ユニット１３は、ＣＰＵ１０から一括して出力されるコマンドを記憶するコマンドバッファ２２と、コマンドバッファ２２に記憶されたコマンドを順次読み出し、読み出したコマンドに応じた制御を順次行う制御部（コマンドバッファ制御部２３、コマンド制御部２４、及び制御実行部２５）を備える。 - 特許庁 - To buffer a shock and prevent a bound of a door when it stops at its stationary position with the shock.
扉が衝撃的に静止位置で停止する際、衝撃を緩和すると共にはね返りを防止する。 - 特許庁 - To relax a characteristic that a reaction value of the whole of a buffer plate rapidly becomes large in the latter half of deformation.
緩衝板全体の反力値が変形後半で急激に大きくなる特性を緩和する。 - 特許庁 - There is provided a drain buffer tank 16 arranged below a processing chamber 14 through a first drain valve 30, the first drain valve 30 is opened under a state in which inside portions in the processing chamber 14 and in the drain buffer tank 16 are reduced to the same pressure as a predetermined pressure to cause pure water in the processing chamber 14 to be discharged into the drain buffer tank 16.
処理チャンバ１４の下方に第１ドレンバルブ３０を介して設けられるドレンバッファタンク１６を備え、処理チャンバ１４内及びドレンバッファタンク１６内を同じ所定圧に減圧した状態で、第１ドレンバルブ３０を開いて、処理チャンバ１４内の純水をドレンバッファタンク１６に排出する。 - 特許庁 - This piezoelectric element 1 contains a substrate 2, a buffer layer 5 formed above the substrate 2, and a piezoelectric layer 6 having a perovskite type structure and formed above the buffer layer 5, and the buffer layer 5 comprises YBa_2Cu_3O_7-δ orientated preferentially to axis c (001), wherein δ is in the range of 0≤δ≤0.6.
本発明に係る圧電素子１は，基板２と、基板２の上方に形成されたバッファ層５と、バッファ層５の上方に形成された、ペロブスカイト型構造を有する圧電体層６と、を含み、バッファ層５は、ｃ軸（００１）に優先配向しているＹＢａ_２Ｃｕ_３Ｏ_７−δからなり、δは，０≦δ≦０．６の範囲である。 - 特許庁 - The received signal is sampled by an AFE 13 and stored in a buffer memory 278a of an FET unit 27.
受信された信号をＡＦＥ１３でサンプリングして、ＦＦＴ部２７のバッファメモリ２７ａに格納する。 - 特許庁 - An input and output buffer control circuit 9 controls an external output controls in a usual mode so that the external output can be output if an identifying signal P for a fetch instruction is not active as well as the external output can not be output to an address buffer 11 and an input/output data buffer 12 if the identifying signal P for the fetch instruction is active.
通常のモードでは、入出力バツファ制御回路９は、命令フェッチ認識信号Ｐがアクティブな時アドレス出力バツファ１１およびデータ入出力バツファ１２に対し外部出力をしないように、また命令フェッチ認識信号Ｐがアクティブでないときは出力できるように制御する。 - 特許庁 - The MPEG data recording device waits while inputting MPEG data outputted from an IEEE1394 interface 1 to a FIFO buffer part 14, and recording of MPEG data in the FIFO buffer part 14 is started at the time of user's recording start operation, and the recording operation is stopped after completion of recording of MPEG data inputted to the FIFO buffer part 14 when the user performs the recording stop operation.
IEEE1394インターフェース１より出力されるMPEGデータをFIFOバッファ部１４に入力しながら待機し、ユーザーの記録開始操作の時点でFIFOバッファ部１４内のMPEGデータの記録を開始し、ユーザーの記録停止操作の時点でFIFOバッファ部１４内に入力されているMPEGデータまでを全て記録してから記録動作を停止する。 - 特許庁 - When the key repeat state is not set, the CPU10 writes the image data from an image memory 22 to an image buffer 20a, processes the image data in the image buffer 20a for a display purpose and writes the processed image data to a display image buffer 20b and makes a display driver 12 singly display an image on a screen of a display device 14.
キーリピート状態でなければ、ＣＰＵ１０は、画像メモリ２２から画像データを画像バッファ２０ａに読み込み、画像バッファ２０ａの画像データを表示用に処理して表示画面バッファ２０ｂに書き込み、表示駆動装置１２により表示装置１４の画面上に単独で画像表示させる。 - 特許庁 - There is provided a fabricating process for attaching an oxide superconductive thin film with a buffer to a sapphire substrate, wherein a first buffer layer 2 comprising CeO_2 is formed on an R surface sapphire substrate 1, and then a second buffer layer 3 comprising Sm_2(1-x) Gd_2x O_3 (0≤x≤1) and next the superconductive thin film 4 is formed.
サファイア基板へのバッファ層付き酸化物超伝導薄膜の製造方法において、Ｒ面サファイア基板１上にＣｅＯ_２ からなる第１のバッファ層２を形成し、次いで、Ｓｍ_２（１−ｘ）Ｇｄ_２ｘＯ_３ （０≦ｘ≦１）からなる第２のバッファ層３を形成し、次いで、超伝導薄膜４を形成する。 - 特許庁 - The character string-searching/mode- converting part 24 searches for a predetermined identification character string from the data latched by the receiving buffer 22B, moves the printer 10 from the data garbage mode to a normal mode when the character string is recognized, and transfers the data after the character string is recognized to an input buffer memory part 31 of a printing part 30 from the receiving buffer 22B.
文字列検索・モード変換部２４は、受信バッファ２２Ｂにラッチされたデータから所定の識別文字列を検索し、これが認識されると、プリンタ１０をデータ捨てモードから通常モードに移行させ、文字列認識後のデータを受信バッファ２２Ｂから印刷部３０の入力バッファメモリ部３１に転送する。 - 特許庁 - The device and method can be implemented in a data buffer of a data storage device.
たとえば、この機器および方法は、データ記憶装置のデータバッファにおいて実現されることが可能である。 - 特許庁 - The clock signal generator is a flip-flop circuit, and a three-phase buffer may be used as the additional logic circuit.
クロック信号生成器はフリップフロップであり、付加ロジック回路は三相バッファとすることもできる。 - 特許庁 - Therefore, UV light can be extracted in either direction of the buffer layer 5 or the protective layer 7.
したがって、バッファ層５または保護層７のいずれの方向にもＵＶ光を取り出すことができる。 - 特許庁 - The electronic component 51 further comprises a buffer conductor layer 95 and a capacitor conductor layer 93.
電子部品５１は、更に、緩衝用導体層９５およびキャパシタ用導体層９３を備えている。 - 特許庁 - Accordingly, a rolling prevention function of the rear gate 30 by the buffer member 38 can be accurately exhibited.
従って、バッファ部材３８によるリヤゲート３０の横揺れ防止機能を的確に発揮させることができる。 - 特許庁 - The drive unit includes a regulated power supply part (regulators 711, 712) for supplying power supply voltage to a buffer part 21.
バッファ部２１の電源電圧を供給する安定化電源部（レギュレータ７１１，７１２）を備える。 - 特許庁 - The conductive polymer 104 also serves as a buffer layer, allowing reduction in power consumption.
導電性ポリマー１０４のバッファ層としての機能も加わり、消費電力を抑える結果につながる。 - 特許庁 - Moreover, since selection of GaAs is possible, the etching automatically stops at the n-type GaAs buffer layer 22.
また、ＧaＡsに対して選択性があるため、ｎ型ＧaＡsバッファ層２２でエッチングが自動的に停止する。 - 特許庁 - Each of the amplifiers PA1 to PAN has a MOSFET TR and a buffer amplifier of a driving circuit.
各電力増幅器ＰＡ_１−ＰＡ_Ｎは、ＭＯＳＦＥＴトランジスタ、駆動回路のバッファ増幅器を有する。 - 特許庁 - When the clock is stopped, the stored contents are erased since the buffer RAM 7 becomes not to be refreshed.
クロックを停止するとバッファＲＡＭ７はリフレッシュされなくなるので記憶内容が消去される。 - 特許庁 - To provide a buffer circuit capable of driving a load at high speed while suppressing increase of power consumption.
消費電力の増加を抑制しつつ高速に負荷を駆動することができるバッファ回路を提供する。 - 特許庁 - To stabilize the signal outputted from an I/O buffer in parallel drive configuration, for improved reliability.
並列駆動構成のＩ／Ｏバッファから出力される信号を安定化し、信頼性を向上する。 - 特許庁 - The vibration detecting signal is input to a buffer circuit 6 and a gain or frequency characteristics is adjusted.
振動検出信号はバッファ回路６に入力され、ゲインや周波数特性を調整され得る。 - 特許庁 - To provide an output buffer circuit capable of accelerating a switching speed while reducing power consumption.
消費電力を低減しつつスイッチング速度を高めることができる出力バッファ回路を提供する。 - 特許庁 - To provide a buffer for a vehicle constituted to effectively diffuse heat generated by a damper.
ダンパにより生じる熱を効果的に放散させるように構成された車両用緩衝器を提供する。 - 特許庁 - The buffer layer is disposed on the reserve side of the second base layer, and has a higher impurity concentration than the second base layer.
バッファ層は、第二のベース層の裏面に設けられ、第二のベース層よりも不純物濃度が高い。 - 特許庁 - A voltage follower operational amplifier is often used for a buffer circuit in a source driver of a liquid crystal display.
液晶表示装置のソースドライバにおけるバッファ回路にはボルテージフォロワのオペアンプがしばしば用いられる。 - 特許庁 - In other words, the line memories 61K are for use as a buffer for processing an image in the image processing section 50.
すなわち，ラインメモリ６１Ｋを画像処理部５０における画像処理のためのバッファとして使用する。 - 特許庁 - A fan 7 for coaling the buffer 4 and a power source 8 for supplying power to the fan 7 are also provided.
上記バッファ４を冷却するファン７と、このファン７に電力を供給する電源８を備える。 - 特許庁 - To improve bus use efficiency without increasing a capacity of a reception queue as a reception buffer.
受信バッファとしての受信キューの容量を大きくすることなくバス使用効率を向上させる。 - 特許庁 - A memory for compression and expansion processing and a buffer memory for recording and reproduction are assigned into the same memory chip.
圧縮伸長処理用のメモリと記録再生用バッファメモリを同一メモリチップ内に割り当てる。 - 特許庁 - The apparatus may also prioritize dump data for transfer to the ODD dump buffer space 260, load balance dump data for transfer to the ODD dump buffer space 260, and schedule offloading of the dump data from the ODD dump buffer space 260 to a nonvolatile storage.
この装置はまたＯＤＤダンプ・バッファ空間２６０に転送するためにダンプ・データを優先順序付けし、前記ＯＤＤダンプ・バッファ空間２６０に転送するためダンプ・データをロード・バランスし、前記ＯＤＤダンプ・バッファ空間２６０から不揮発性ストレージへのダンプ・データのオフロードをスケジュールするように構成してもよい。 - 特許庁 - Then, the coordinate value of an apex buffer is changed on the basis of the rotating angle and the weight(w) of a present frame (S37).
そして現フレームにおける回転角と重みwに基づいて頂点バッファの座標値を変更する(S37)。 - 特許庁 - A buffer stop 5 is disposed on the pair of rails 3 and is provided with guide claws engaged with the guide groove.
車止め５は、この一対のレール３上に配置され、ガイド溝と係合するガイド爪を有する。 - 特許庁 - In addition, the control part 90 writes the pixel data in the WRT buffer 50 in the corresponding D area.
また、制御部９０は、ＷＲＴバッファ５０のピクセルデータを対応するＤ領域に書き込む。 - 特許庁 - A crystal layer 13 is formed on one surface side of a substrate 11 for growing a crystal via a buffer layer 12.
成長用基板１１の一面側にバッファ層１２を介して結晶層１３が設けられている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
