「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 127 128 129 130 131 132 133 134 135 .... 476 477 次へ＞- This data buffer managing device is provided with the associative memory 1, a master daisy chain part 2 and a master control part 3.
データバッファ管理装置は、連想メモリ１と、マスタ・ディジーチェーン部２と、マスタ制御部３とを備えている。 - 特許庁 - An output of the aspect conversion section 16 is displayed on the LCD 8 not through a display use buffer memory.
表示用のバッファメモリを介さずに、アスペクト変換部１６の出力がＬＣＤ８に表示される。 - 特許庁 - The marker has a constitution wherein each buffer 40 has a cylindrical bottomed hole where the shaft 42 is inserted, and the periphery of the shaft 42 is surrounded by the buffer 40 by inserting the shaft 42 end into the bottomed hole, and both end faces of the shaft 42 are faced to the bottom face of the hole of the buffer 40.
各緩衝体４０は、軸４２が挿入される円筒形の有底穴を有し、この有底穴に軸４２の端部が挿入されることにより軸４２の外周が緩衝体４０で囲まれ、軸４２の両端面が緩衝体４０の上記穴の底面に対向するように構成する。 - 特許庁 - A clock buffer circuit 100 of an embodiment includes a driver section 11 and an LC tank section 21.
本発明の一態様であるクロックバッファ回路１００は、ドライバ部１１及びＬＣタンク部２１を有する。 - 特許庁 - To use a storage medium such as a removable memory card for a buffer for still or moving pictures.
着脱可能なメモリカードなどの記憶媒体を静止画像または動画像のバッファとして使用する。 - 特許庁 - A FIFO buffer is used on an ASIC chip so that plural queue entries can be stored and retrieved.
ＦＩＦＯバッファは、複数のキュー・エントリを記憶及び検索するようにＡＳＩＣチップ上で使用される。 - 特許庁 - In the semiconductor storage device for reading the multivalued data in the time division, by arranging multiple control signal lines for controlling the timing at which an output buffer circuit operates, the noise can be reduced by shifting operating timing of output buffer circuits and reducing the number of the output buffer circuits operating simultaneously.
多値データを時分割に読み出す半導体記憶装置において、出力バッファ回路の動作するタイミングを制御する制御信号線を複数設けることにより、出力バッファ回路の動作するタイミングをずらし、同時に動作する出力バッファ回路の数を減らすことにより、ノイズを低減させることができる。 - 特許庁 - Then, at the front and back of the respective two filters 5 and 6, buffer amplifiers provided with transistors Q1-Q4 are disposed.
そして、２つのフィルタ５、６それぞれの前後には、トランジスタＱ１〜Ｑ４を含むバッファアンプを配設した。 - 特許庁 - The gas pipe 1 mainly includes a pipe body 3, a reinforced layer 5, a buffer layer 7, an outer pipe 9, and the like.
ガス用配管１は、主に、管体３、補強層５、緩衝層７、外管９等から構成される。 - 特許庁 - The reconstructed image which is necessary for decoding moving video data outputted from a media buffer 2108 are held in the reconstructed image buffer 202, and the decoder 201 can promptly perform decoding irrespective whether inputted moving video data inputted from the media buffer 2108 at the time of device switching, form an intra frame or not.
メディアバッファ２１０８から出力される動画データを復号するために必要となる再構築画像は再構築画像バッファ２０２に保持され、デバイス切替時にメディアバッファ２１０８から入力される動画データがイントラフレームであるか否かにかかわらずデコーダ２０１は即座に復号を行うことが可能である。 - 特許庁 - To provide a page buffer for preventing program fail at the time of check board program of a nonvolatile memory device.
不揮発性メモリ装置のチェックボードプログラムの際にプログラムフェールを防止するためのページバッファを提供する。 - 特許庁 - The current buffer status information is reported to an eNB (an evolved Node B).
現在のバッファー状態情報は、ｅＮＢ（ｅｖｏｌｖｅｄ Ｎｏｄｅ Ｂ：高度化ノードＢ）に報告される。 - 特許庁 - Since the buffer 8 only needs to have a size capable of storing the quantization error, its size can be made smaller than before.
バッファ８は量子化誤差を格納できるサイズがあればよいので従来よりもサイズを削減できる。 - 特許庁 - A cyclic buffer 61 temporarily stores the ultrasonic image data generated by the image generating part 4.
サイクリックバッファ６１は、画像生成部４によって生成された超音波画像データを一時的に記憶する。 - 特許庁 - Fe brings a carrier trap effect and the rise of the energy level Ec of the conductive band of the buffer layer 92.
Ｆｅは、キャリアトラップ効果とバッファ層９２の伝導帯のエネルギーレベルＥｃの上昇とをもたらす。 - 特許庁 - A flip-flop circuit 1, a delay circuit 2, an EXOR circuit 3 and a buffer circuit 4 are disclosed.
フリップフロップ回路１と、遅延回路２とＥＸＯＲ回路３と、バッファ回路４と、が示されている。 - 特許庁 - The barrier layer 13 includes pores 13c in the vicinity of an interface 17 between the barrier layer 13 and the buffer layer 16.
バリア層１３は、バリア層１３と緩衝層１６との界面１７近傍に、気孔１３ｃを備える。 - 特許庁 - The writing buffer memory temporarily holds and outputs a data steam from the error detection code adding part.
書込み用バッファメモリは、誤り検出符号付加部からのデータストリームを一時的に保持して出力する。 - 特許庁 - Thus, the buffer in a decoding section 111 is prevented from overflowing or underflowing.
これにより、デコード部１１１においてバッファがオーバーフロー又はアンダーフローすることを防止することができる。 - 特許庁 - The receiver is provided with a buffer having the same capacity of that of frame data to be transmitted from a transmitter.
本発明の受信装置は、送信装置から伝送されるフレームデータと同じ容量のバッファを備える。 - 特許庁 - In the semiconductor device, an IO cell 23_1 includes a timing adjustment circuit 50 and an output buffer 70.
半導体装置において、ＩＯセル２３＿１は、タイミング調整回路５０および出力バッファ７０を含む。 - 特許庁 - On the web browser 410, the distributed web page is displayed and the buffer application 121 is executed.
ウェブブラウザ４１０では、配信されたウェブページを表示するとともに、バッファアプリケーション１２１を実行する。 - 特許庁 - In the pharmaceutical formulation, the tonicity modifier is sorbitol and/or glycine, and the buffer is acetate.
浸透張力調節剤がソルビトール及び／又はグリシンであり、緩衝液が酢酸塩である医薬製剤。 - 特許庁 - To detect the error of the address of a memory interface bus without deteriorating the use efficiency of a buffer memory.
バッファメモリの使用効率を低下させることなく、メモリインタフェースバスでのアドレスのエラーを検出する。 - 特許庁 - BUFFER DEVICE WITH ARBITRATION FUNCTION, INSERTION DATA ARBITRATION METHOD AND DATA INSERTION SYSTEM WITH ARBITRATION FUNCTION
調停機能付バッファ装置および挿入データ調停方法並びに調停機能付データ挿入装置 - 特許庁 - Also the injection port 1 is circular- shaped and the buffer 6 is concentrically provided to the injection port 1.
また、注入口１は円形であり、バッファ６は注入口１に対して同心円状に設けてある。 - 特許庁 - Between the substrate 22 and the III nitride layer 28, a wet layer 24 and a buffer layer 26 are provided.
基板２２とIII族窒化物層２８との間には、湿層２４、バッファ層２６を設けることができる。 - 特許庁 - DATA TRANSFER SYSTEM, RECEPTION BUFFER DEVICE, METHOD FOR SETTING SPECIFICATION OF DATA TRANSFER SYSTEM AND IMAGE FORMATION SYSTEM
データ転送システム、受信バッファ装置、データ転送システムの仕様設定方法及び画像形成システム - 特許庁 - The device comprises 3-level memory cells which can be controlled to three threshold voltage levels and a page buffer controlling it.
３つのしきい電圧レベルに制御できる３−レベルのメモリセルとこれらを制御するページバッファを含む。 - 特許庁 - In the image processing apparatus 2, a data input part 201 acquires the color image and holds it in an image buffer 202.
画像処理装置２では、データ入力部２０１がカラー画像を取得し、画像バッファ２０２に保持する。 - 特許庁 - A positron emission computer tomography system comprises a detector, a buffer and an adjuster.
実施の形態の陽電子放出コンピュータ断層撮影装置は、検出器と、バッファと、調整部とを備える。 - 特許庁 - A clock circuit on an integrated circuit chip has a differential buffer, equipped with an in-phase mode removing circuit.
集積回路チップ上のクロック回路が、同相モード除去回路を備えた差動バッファを有する。 - 特許庁 - To provide a testing machine capable of inexpensively and easily performing a functional test of a buffer.
緩衝器の官能試験を安価かつ簡易に行うことが可能な試験機を提供することである。 - 特許庁 - In this process, the latest data are always stored in a buffer 35 for overlap, for example, for 20 frames.
この過程で、オーバラップ用バッファ３５には、常に最新のデータが例えば２０フレーム分蓄積される。 - 特許庁 - PAGE BUFFER CIRCUIT OF FLASH MEMORY DEVICE REDUCING FAIL OF PROGRAM OPERATION, AND PROGRAM OPERATION METHOD THEREOF
プログラム動作のフェールを減少させるフラッシュメモリ装置のページバッファ回路およびそのプログラム動作方法 - 特許庁 - A buffer section 23 reads out the video signal which is set at the small ES rate at the actual ES rate.
バッファ部２３はその小さなＥＳレートに設定された映像信号を実際のＥＳレートで読出す。 - 特許庁 - The solvent in the buffer tank 50 is directly cooled with the coolant gas, providing high cooling efficiency.
またバッファタンク５０内の溶剤も冷媒ガスにより直接的に冷却されるため冷却効率が良い。 - 特許庁 - An output terminal 3 of an output buffer 2 is connected to a pull-up circuit 4 and a pull-down circuit 5.
出力バッファ２の出力端子３にはプルアップ回路４及びプルダウン回路５が接続されている。 - 特許庁 - A display device 7 displays the image data written in the frame buffer 6 as an output pcture.
表示デバイス７は、出力用フレームバッファ６に書き込まれた画像データを出力画面として表示する。 - 特許庁 - A display part 16 displays the word corresponding to the word ID written in the retrieval buffer part 15.
表示部１６は、検索バッファ部１５に書き込まれた単語ＩＤに対応する単語を表示する。 - 特許庁 - A semiconductor integrated circuit possesses input/output buffer circuits which are directly connected to respective pads 2.
半導体集積回路は、パッド２に直接接続される入力／出力バッファ回路を有している。 - 特許庁 - To provide a linear actuator having a small-sized rational design structure equipped with an air cushion type buffer mechanism.
エアクッション式の緩衝機構を備えた小形で合理的な設計構造を有するリニアアクチュエーターを得る。 - 特許庁 - To perform frequency conversion with a small buffer size for arbitrary input/output sampling frequencies Fin, Fout.
任意の入出力サンプリング周波数Ｆin，Ｆoutに対して、僅かなバッファサイズで周波数変換を行う。 - 特許庁 - The command receiving buffer, writing pointer, and reading pointer are formed in a RAM on the delivery control substrate.
コマンド受信バッファ、書込ポインタおよび読出ポインタは、払出制御基板上のＲＡＭに形成される。 - 特許庁 - The command/address register buffer 400 buffers a command/address signal, and generates a control signal.
コマンド／アドレスレジスタバッファ４００は、コマンド／アドレス信号をバッファリングするとともに、コントロール信号を生成する。 - 特許庁 - Therefore, AAL2pf assembly buffer data and spreading cell takeover data are held at all the time even in the reserve system.
そのため、予備系においてもＡＡＬ２pf組立バッファデータ、跨りセル引継ぎデータは常に保持されている。 - 特許庁 - The output buffer for providing an output voltage signal includes an operational amplifier, a controller and a power circuit.
出力電圧信号を提供する出力バッファは、オペアンプ、コントローラー、および電源回路を有する。 - 特許庁 - When a buffer or an inverter exists between the flip-flops, all the buffers and an even number of the inverter are deleted.
フリップフロップ間にバッファやインバータが存在する場合、全てのバッファと偶数個のインバータを削除する。 - 特許庁 - The data of the buffer B are sent to the VTR 40 to be subjected to video recording at timing when the 20 frames are outputted.
該２０フレームが出力されるタイミングで、バッファＢのデータがＶＴＲ４０に送られ、録画される。 - 特許庁 - Those 1st to 3rd output source voltages are also used as operating power sources for the buffer circuits B0 to B4.
これらの第１〜第３の出力電源電圧もバッファ回路Ｂ０〜Ｂ４の動作電源とする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
