「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 184 185 186 187 188 189 190 191 192 .... 476 477 次へ＞- The number of times of retry is controlled in accordance with the data volume in a buffer memory to realize both the real time property and the reliability.
バッファメモリ中のデータ量に応じて、リトライ回数を制御すれば、リアルタイム性と信頼性を両立させることができる。 - 特許庁 - A dosage form in which the inner water-soluble phase contains an acidic buffer phase is exemplified as one of new forms of the vaginal drug delivery system.
膣用薬物送達系の１つの新規の態様は、内部水溶性相が酸性緩衝化相を含むことである。 - 特許庁 - An error detection logic circuit 203 is connected between an input/output buffer and the bus 106 for detecting an error condition.
エラー検出論理回路は、エラー条件を検出するために入出力バッファとグローバル・シリアル・バスとの間に結合される。 - 特許庁 - STACK FOR OPTICAL FIBER RIBBONS RIGIDLY DEMARCATED BY INDIVIDUAL BUFFER HOLDERS, METHOD RELATED THERETO, AND OPTICAL FIBER RELATED THERETO
個々の緩衝容器によってしっかりと境界をつけれれた光ファイバリボンのスタック、関連した方法、および関連した光ファイバ - 特許庁 - To provide an image processing apparatus in which image quality is not deteriorated even when filter processing is performed and in which the capacity of a line buffer is reduced.
ラインバッファの容量を削減しつつ、フィルタ処理を行なっても画質劣化が生じない画像処理装置を提供する。 - 特許庁 - In the gas injector 10, a buffer volume part 54 is formed at a downstream side of the flow rate control part 50 in the gas passage 56.
ガスインジェクタ１０では、ガス流路５６における流量制御部５０の下流側にバッファ容積部５４が形成されている。 - 特許庁 - A display control substrate 80 uses the C-MOSIC such as 74HC244 as an input buffer circuit 105.
表示制御基板８０において、入力バッファ回路１０５として、Ｃ−ＭＯＳＩＣ例えば７４ＨＣ２４４が用いられる。 - 特許庁 - The buffer tray 54 is configured to store a plurality sheets and to send the same toward the post-processing section in the stored order.
このバッファトレイ５４は複数のシートを収納して収納順位で後処理部に向けて繰り出すことが可能に構成する。 - 特許庁 - In S302, still in the MOVPE device, an AlGaN buffer layer 203 is formed on the silicon carbide layer 202.
Ｓ３０２で、継続してこのＭＯＶＰＥ装置において、炭化珪素層２０２上にＡｌＧａＮバッファ層２０３を形成する。 - 特許庁 - An imaged video signal is transferred to a pre-processing section 103 and transferred to an image buffer 104 after applying sampling, gain amplification and A/D conversion thereto.
撮影された映像信号は前処理部103へ転送され、サンプリング、ゲイン増幅、A/D変換されて画像バッファ104へ転送される。 - 特許庁 - A voice control substrate 70 uses the C-MOSIC such as 74HC244 as an input buffer circuit 705.
音声制御基板７０において、入力バッファ回路７０５として、Ｃ−ＭＯＳＩＣ例えば７４ＨＣ２４４が用いられる。 - 特許庁 - The apparatus may also include a container such as a buffer tank 13 for providing ammonia which is connected to the reactor.
本装置は緩衝液タンク１３などのアンモニアを供給するための容器を含んでもよく、それは反応器と接続している。 - 特許庁 - The buffer material 3 is a material which consists of a material capable of making a composite with the Rh particle 2 and can secure the gas diffusibility.
緩衝材３は、Ｒｈ粒子２と複合化可能な材料よりなり、ガス拡散性を確保しえる材料である。 - 特許庁 - To perform error correction processing without providing a buffer circuit even when a receiving sequence is intermittently inputted.
受信系列が間欠的に入力される場合であっても、バッファ回路を設けずに誤り訂正処理を行うことができる。 - 特許庁 - A prize ball control substrate 37 uses the C-MOSIC such as 74HC244 as an input buffer circuit 373.
賞球制御基板３７において、入力バッファ回路３７３として、Ｃ−ＭＯＳＩＣ例えば７４ＨＣ２４４が用いられる。 - 特許庁 - The image data are subjected to discrete cosine conversion and encoded in a color image encoding part 16, and stored in a compression buffer 17.
この画像データは、カラー画像符号化部１６において離散コサイン変換されて符号化され、圧縮バッファ１７に記憶される。 - 特許庁 - The voice information recorded in the buffer is compressed by an encoder, and then is recorded in a specified folder in the hard disk 22.
バッファに記録された音声情報はエンコーダによって圧縮され、ハードディスク２２内の指定されたフォルダに記録される。 - 特許庁 - In response to the tail pointer in the tail register, this control logic accesses the DMA command transferred from the command buffer to the DMA controller 38.
このＤＭＡコントローラは、その内にローカルに保持されたＤＭＡテール・ポインタを使用して、これらのＤＭＡコマンドにアクセスする。 - 特許庁 - The scramble key buffer 61 retains the acquired pseudo random number as a scramble key, and backs up it to an internal memory 62.
スクランブル鍵バッファ６１は、取得した疑似乱数をスクランブル鍵として保持するとともに、内部メモリ６２にバックアップさせる。 - 特許庁 - To provide a microprocessor provided with a CPU capable of efficiently fetching instructions from a prefetch buffer predicting branch instructions.
分岐命令を予測するプリフェッチバッファから命令を効率よくフェッチすることのできるＣＰＵを備えるマイクロプロセッサを提供する。 - 特許庁 - A clock generator 126 and a clock buffer 130 store the setting information outputted from the controller 114.
クロック発生器１２６とクロックバッファ１３０とは，ＰＣＩ—ＩＳＡ間ブリッジコントローラ１１４から出力された設定情報を貯える。 - 特許庁 - Copy pointers are checked to find these targets, and solved from a history buffer or a content during the processing of the pipeline.
コピー・ポインタがそれらのターゲットを見つけるためにチェックされ、ヒストリ・バッファから又はパイプラインの処理中のコンテンツから解決される。 - 特許庁 - A detector 14 and a level detection section 15 detect a level each signal included in the transmission signal and store the level signals to a buffer memory 16.
検波器６、レベル検出部１５は伝送信号に含まれる各信号のレベルを検出し、バッファメモリ１６に記憶する。 - 特許庁 - The video DMA controller 7 successively reads the binary image data on the RAM 6 to store the same in a line buffer 21.
それによって、ビデオＤＭＡコントローラ７は、ＲＡＭ６上の２値のイメージデータを順次読み出してラインバッファ２１に記憶させる。 - 特許庁 - The data on the path 4 are compressed in a data compression circuit 7 using a readout buffer 32 for double-speed encoding in the main memory 3.
パス４のデータは、主記憶用メモリ３の倍速エンコード用読出バッファ３２を用いてデータ圧縮回路７で圧縮される。 - 特許庁 - As the result, the liquid-tightness of the buffer tank 50 in the openings of the ink outlets 41 to 44 can be secured.
従って、バッファタンク４０のインク流出口４１〜４４の各開口部における液密性を確実なものにすることができる。 - 特許庁 - The digital signal is compressed by a compression encoder 15, and the compressed digital signal is stored in the buffer area of a memory 14.
該デジタル信号は、圧縮エンコーダ１５により圧縮され、圧縮後のデジタル信号はメモリ１４のバッファ領域に記憶される。 - 特許庁 - To reduce a delay due to a difference in wiring lengths of a clock near an input/output buffer performing a high speed operation.
高速な動作を行う入出力バッファ近辺において、クロックの配線長に差があることによる遅延を低減する。 - 特許庁 - The memory 3 has a plurality of prioritized buffer areas A/B corresponding to a plurality of priority levels of message classification.
メモリ３は、メッセージが分類され得る複数の優先度に対応した複数の優先度対応バッファ領域Ａ／Ｂを有する。 - 特許庁 - The optimal threshold M' of a front end buffer is calculated from data size, signal transfer rate Rt and signal writing speed Rw.
データサイズ、信号転送速度Ｒｔ及び信号書き込み速度Ｒｗからフロントエンドバッファの最適閾値Ｍ’を算出する。 - 特許庁 - An instruction execution part 12 reads/decodes/executes the instruction and data from the look-ahead buffer 22 based on an address counter 14.
命令実行部１２はアドレスカウンタ１４に基づいて先読みバッファ２２から命令及びデータを読み出し解読し実行する。 - 特許庁 - On a reception side, the encoded data extracted from a packet received from an IP network is stored in a reception buffer section 114.
受信側では、ＩＰ網から受信されたパケットから取り出された符号化データが受信バッファ部１１４に蓄積される。 - 特許庁 - When the predetermined change conditions are no longer met, the retrieving section K4 stores the retrieval result data in a retrieval buffer K5.
所定の変更条件を満たさなくなったときに、検索部Ｋ４は、検索結果データを検索バッファＫ５に記憶させる。 - 特許庁 - To surely prevent the generation of a buffer under-run error when writing recorded data into a CD-R device 1 from a host computer.
ホストコンピュータからＣＤ−Ｒ装置１への記録データの書き込み時に、バッファアンダーラン・エラーの発生を確実に防止する。 - 特許庁 - The variable length coding section 14 applies variable length coding to the data stream replaced into the zero data and gives the coded data stream to a buffer 16.
可変長符号化部１４では、ゼロデータに置き換えられたデータ列を可変長符号化し、バッファ１６に供給する。 - 特許庁 - This safe mat M for gymnastics is formed by covering the filling buffer material 3 with an upper surface sheet 1 and a lower surface sheet 2.
この体操用安全マットＭは、上面シート１と下面シート２とによって中詰め緩衝材３が包被されてなる。 - 特許庁 - A processing circuit (CPU) 11 sets control data to a transmission buffer 12, to start transmission start to a transmission control circuit 15.
処理回路（ＣＰＵ）１１は送信用バッファ１２に制御データをセットし、送信制御回路１５に送信開始の起動をかける。 - 特許庁 - To provide an optical disk data reading apparatus in which the occurrence of a buffer under-run error is prevented in copying optical disk data.
光ディスクデータコピー時にバッファアンダーランエラーの発生を防止することが可能な光ディスクデータ読み出し装置を提供すること。 - 特許庁 - The source terminal of the transistor 21 is connected to the buffer 22 through a transistor 234, and the drain terminal is connected to the regulator 26.
このトランジスタ２１のソース端子は、トランジスタ２３４を介してバッファ２２に接続され、ドレイン端子はレギュレータ２６に接続される。 - 特許庁 - The DMA control circuit 12 performs the burst transfer of the data of the peripheral input/output controllers 4 to 6 to the buffer memories 16 to 18.
ＤＭＡ制御回路１２は周辺入出力制御装置４〜６のデータを各バッファメモリ１６〜１８にバースト転送する。 - 特許庁 - Inside the mark area 6, first and second buffer areas 6b and 6c are respectively provided before and after the recognizing mark area 6d.
マーク領域６内に、認識マーク領域６ｄの前後に第１及び第２の緩衝領域６ｂ、６ｃをそれぞれ設ける。 - 特許庁 - In the substrate processing device, a buffer device 20 is arranged between devices 30, 60 for applying treatments of respective processes for a substrate 1.
基板処理装置において、基板１に対して各工程の処理を施す装置３０，６０の間に、バッファ装置２０を配設した。 - 特許庁 - A buffer part 68 is fixed to a hammer shank side of a rail base arranged along the entire length of a keyboard.
鍵盤の全長に沿って配設されるレールベース６６の図示せぬハンマシャンク側（図の下側）には緩衝部６８が固定されている。 - 特許庁 - To provide a column address buffer device in which the column access time in an element such as a synchronous semiconductor memory can be shortened.
同期式半導体メモリ等の素子におけるカラムアクセス時間を短縮することのできるカラムアドレスバッファ装置を提供する。 - 特許庁 - The sensor unit 2 temporarily stores the pickup image inputted from the camera 3 in a buffer memory of a pickup image input part 22.
センサユニット２は、カメラ３から入力される撮像画像を一時的に撮像画像入力部２２のバッファメモリに記憶する。 - 特許庁 - To realize an output buffer circuit simultaneously satisfying many kinds of output characteristic standards and a semiconductor memory using the same.
出力特性規格を何種類も同時に満足する出力バッファ回路およびそれを用いた半導体メモリを実現する。 - 特許庁 - The output buffer 300 includes a potential compensation circuit 320 between the p-type transistor 303 and an output node 309.
この出力バッファ３００は、ｐ型トランジスタ３０３と出力ノード３０９との間に電位補償回路３２０を備える。 - 特許庁 - The transfer control device has the function of controlling the transfer rate to a transfer destination by including a large-capacity buffer memory means.
転送制御装置は、大容量のバッファメモリ手段を備えることで、転送先に対して転送レートを制御する機能を持つ。 - 特許庁 - Alternately, the power provided to the line buffer SRAM cell is connected again before the signal on the read enable line is deactivated.
或いは、ラインバッファＳＲＡＭセルに提供される電力は、リードイネーブルラインの信号が非アクティブにされる前に、再接続する。 - 特許庁 - To secure an appropriate operational margin according to a drive voltage with respect to an input buffer for semiconductor device.
本発明は半導体装置の入力バッファに関し、駆動電圧に応じて適正な動作マージンを確保することを目的とする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
