「buffer」を含む例文一覧(23848)

<前へ 1 2 .... 186 187 188 189 190 191 192 193 194 .... 476 477 次へ>
  • A FET12 and a phase compensating capacitor Cp are respectively connected between a buffer amplifier 11 and earth and between an auxiliary amplifier 14 and earth.
    FET12および位相補償用コンデンサCpを、バッファアンプ11と補助増幅器14との間とアース間に接続する。 - 特許庁
  • The offset voltage and the differential voltage of the differential buffer are evaluated by the tester based on a test pattern by using the test circuit.
    このテスト回路を用いて、テスタにより、テストパターンに基づいて、差動バッファのオフセット電圧と差動電圧の評価を行う。 - 特許庁
  • Then a buffer layer made of carbon is provided between the active layer and source electrode, and the active layer and drain electrode.
    そして、活性層とソース電極の間および活性層とドレイン電極の間には、炭素製のバッファ層が設けられてなる。 - 特許庁
  • To effectively manage data transfer between an initiator unit and a logical unit by utilizing a stream buffer of the initiator unit.
    イニシエータユニットのストリームバッファを利用することによるイニシエータユニットとロジカルユニットとの間のデータ伝送を効果的に管理すること。 - 特許庁
  • An introduction buffer tank 4 is provided between the gas separator 5 and the gas insulating equipment 1 for storing the mixture gas.
    ガス分離装置5とガス絶縁機器1との間には、混合ガスを保管するための導入部バッファタンク4が設けられている。 - 特許庁
  • Consequently, a ZnO-based semiconductor having few defects can be grown epitaxially on the buffer layer 102.
    これにより、Li_1−bNa_bGaO_2バッファ層102上に、欠陥の少ないZnO系半導体をエピタキシャル成長出来る。 - 特許庁
  • The image processing part 71 reads the ultrasonic image data stored in the cyclic buffer 61 and performs prescribed image processing.
    画像処理部71は、サイクリックバッファ61に記憶されている超音波画像データを読み込んで所定の画像処理を施す。 - 特許庁
  • A data-adjusting buffer 14 converts an externally received differential signal into a signal reception data R-DATA which are outputted.
    データ調整バッファ14は外部から受けた差動信号を単一の受信データR−DATAに変換して出力する。 - 特許庁
  • An address generation part 22b generates address data according to the address generation start indication and reads the image data out of the frame buffer 21.
    アドレス生成部22bは、アドレス生成開始指示にもとづいて、アドレスデータを生成し、フレームバッファ21から画像データを読み出す。 - 特許庁
  • The IP gateway device 1 reads packets, starting from the identification number next to the notified number, sequentially from the packet buffer 8 and retransmits the packets.
    IPゲートウェイ装置1は、通知された次の番号からのパケットを順次パケットバッファ8から読み出して再送信する。 - 特許庁
  • The plurality of destination mail addresses of multi-address communication inputted from a panel control part 18 are temporarily stored in an address data buffer 403.
    パネル操作部18から入力された同報通信の複数の宛先メールアドレスをアドレスデータバッファ403に一旦格納する。 - 特許庁
  • An input mode and a cancellation mode can be switched, and the electronic tag data buffer is cleared in response to switching to the cancellation mode.
    入力モードと取消モードとを切換え可能とし、取消モードに切換えられたことに応じて電子タグデータバッファをクリアする。 - 特許庁
  • In respective thread 1 to thread 3, observation signals of designated time are stored in a buffer in the state of "being storing".
    スレッド1乃至スレッド3のそれぞれでは、「蓄積中」状態において、指定された時間の観測信号がバッファに蓄えられる。 - 特許庁
  • To realize low power consumption by fixing input of an input buffer circuit and reducing a through current.
    入力バッファ回路の入力を固定して貫通電流を低減させることにより一層の低消費電力を実現する。 - 特許庁
  • To provide a FIFO memory for a packet buffer which normally operates even when a packet size of a received packet indicates an abnormal value.
    受信したパケットのパケットサイズが異常な値を示したときにも正常な動作をするパケットバッファ用FIFOメモリを提供する。 - 特許庁
  • This chamber houses a rear gas buffer groups and a working gas containing the active gas selected to impart desirable spectral rays.
    該チャンバは希ガス緩衝ガスおよび望ましいスペクトル線を与えるように選択された活性ガスを含む作業ガスを収容する。 - 特許庁
  • When the output buffer circuit 1 is fixed to logic level 1, a level at the external terminal 91 is raised to a voltage of logical 1.
    出力バッファ回路1が論理”1“に固定されると、外部端子91における電圧は論理”1“の電圧に上げられる。 - 特許庁
  • A resistor 2 is the buffer resistor of the high voltage output and an output terminal 3 is a terminal in charge of the output of an AC voltage.
    抵抗2は、高圧出力の緩衝抵抗であり、出力端子3は、AC電圧の出力を担う端子である。 - 特許庁
  • A third buffer circuit 3 outputs a reverse signal obtained by reversing the logic signal and a read/write signal depending on the enable signal.
    第3のバッファ回路3は、イネーブル信号に応じて、ロジックを反転した反転信号及びリード−ライト信号を出力する。 - 特許庁
  • The parallel data are alternately inputted to input buffer registers 1013, 1014 through a switching circuit 1012.
    このパラレルデータは、サンプリング周期毎にスイッチ回路1012を介して入力バッファレジスタ1013,1014に交互に取り込まれる。 - 特許庁
  • The junction interface between the n+ type buffer region 13 and the n- type base region 14 is formed to have unevenness.
    n+型バッファ領域13とn−型ベース領域14との接合界面は凹凸を有するように形成されている。 - 特許庁
  • An intermediate layer 2, a buffer layer 3, a channel layer 4, and a barrier wall layer 5 are stacked on a substrate 1 sequentially by epitaxial growth.
    中間層2、バッファ層3、チャネル層4および障壁層5は、順に、エピタキシャル成長により、基板1に積層される。 - 特許庁
  • A buffer circuit 4 consists of a pre-stage FET 7 and post-stage transistors(TRs) 8 in Darlington connection subjected to source follower and emitter follower respectively.
    バッファ回路4は、前段のFET7と、後段のトランジスタ8をダーリントン接続しそれぞれソースフォロワ、エミッタフォロワしてなる。 - 特許庁
  • The video signal from the frame buffer 20 is superimposed on the time code, from the time code generating device 24 by a signal-superimposing device 26.
    信号重畳装置26は、フレームバッファ20からの映像信号に、タイムコード生成装置24からのタイムコードを重畳する。 - 特許庁
  • The buffer sheet part 32 is constituted of a material, in which heat-transfer filler (alumina powder) is dispersed in the elastic material (silicone rubber).
    緩衝シート部32は、弾性材料(シリコーンゴム)に伝熱性フィラー(アルミナ粉末)が分散した材料から構成されている。 - 特許庁
  • The epitaxial growth of the main body layer is effected on the buffer layer at a temperature of 1000-1300°C at a speed of 1-15μm/h.
    バッファー層の上に本体層を1000〜1300℃の温度でかつ1〜15μm/hの速度でエピタキシャル成長させる。 - 特許庁
  • A power supply and a ground point of the buffer amplifier 34 and a power supply and a ground point of the current-voltage conversing amplifier 24 are isolated.
    バッファアンプ34の電源および接地点と、電流−電圧変換アンプ24の電源および接地点とがアイソレートされる。 - 特許庁
  • To eliminate a deadlock due to waiting until data are held in a buffer in data processing for stream data or the like.
    ストリームデータなどのデータ処理を行う際に、バッファにデータが保持されるまで待ち続けてしまうことによるデッドロックを解消する。 - 特許庁
  • This information can be read (230) from the buffer 40, and outputted (240) in a certain configuration under the control of a machine as convenient to a user.
    この情報は、ユーザの都合のよいときに、バッファ(40)から読み取ら(230)れてマシンの管理下にある形態で出力(240)されてもよい。 - 特許庁
  • A compression processing section 14 applies compression to image data in succession to the key frame on the basis of the key frame in the key frame buffer 17.
    圧縮処理部14はキーフレームバッファ17のキーフレームを基にそのキーフレームに続く画像データの圧縮処理を行う。 - 特許庁
  • The external memory controller (48a) reads data from the external memory (34a) connected to the connector (46a), and stores the data in a buffer memory (50a).
    外部メモリコントローラ(48a)は、コネクタ(46a)に接続する外部メモリ(34a)からデータを読み出し、バッファメモリ(50a)に格納する。 - 特許庁
  • To optimize hysteresis characteristic of an input buffer of a semiconductor device and filer out noise corresponding to the occurrence frequency and magnitude of the noise.
    ノイズの頻度や大きさに対応して、半導体装置の入力バッファのヒステリシス特性を最適化し、ノイズを除去する。 - 特許庁
  • The pad electrode 53 is electrically connected, and a wiring layer 63 extended on the buffer layer 60 from the via hole VH is formed.
    パッド電極53と電気的に接続され、かつビアホールVHから緩衝層60上に延びる配線層63を形成する。 - 特許庁
  • At the second bypass mode, data is transferred from the HD writing task 11 through the second buffer memory 22 without passing through HDD 10.
    第2バイパスモードでは、HD書込みタスク11からHDD10を経由せずに第2バッファメモリ22を介してデータを転送する。 - 特許庁
  • Next, the data processing unit 113 generates header information on the divided user data pieces to store them in the data buffer 115.
    次に、データ処理部113は、分割ユーザーデータに関するHeader情報を生成し、データバッファ115に格納する。 - 特許庁
  • Moreover, a timing to release buffering to the cell buffer 233 is made using dummy cells created in a dummy cell creation part 261.
    また、ダミーセル生成部261に生成させたダミーセルを用いてセルバッファ233へのバッファリングを解除するタイミングを作り出す。 - 特許庁
  • Further, a buffer memory for temporarily storing transmission data may be provided when a data transmission destination can not receive the transmission data.
    さらに,データ伝送先が伝送データの受け取りができない場合にその伝送データを一時蓄積するバッファメモリを設けてもよい。 - 特許庁
  • To eliminate the need for masking when a binding margin is set and to make constant the timing of delivering image data from a page buffer.
    綴じ代が設定された際のマスク処理を不要とし、また、ページバッファからの画像データの送出タイミングを常に一定とする。 - 特許庁
  • To provide a signal junction circuit capable of avoiding problems of cost and a common-mode noise by a buffer IC for relaying a signal.
    信号を中継するためのバッファICによるコストやコモンモードノイズの問題を回避可能な信号中継回路を提供する。 - 特許庁
  • A priority queue 11 notifies a remaining buffer capacity measuring part 112 of the data storage situation of the queue wherein a transmitting packet is stored.
    プライオリティ・キュー111は、送信パケットを格納したキューのデータ格納状況をバッファ残量測定部112に通知する。 - 特許庁
  • To enable to effectively improve the output density by securing a desired function as a buffer part with a relatively small area.
    比較的小さな面積でバッファ部として所望の機能を確保し、出力密度を有効に向上させることを可能にする。 - 特許庁
  • When a hit is made in the buffer 1, i.e., when the data of the corresponding address exist, the data are outputted as load data.
    ストアバッファ1でヒットした場合、即ち該当するアドレスのデータが存在した場合には、そのデータをロードデータとして出力する。 - 特許庁
  • A buffer layer 2 or a crystal layer above it is set as a photosensitive layer which receives a light L1 and emitting photo luminescence L2.
    バッファ層2またはその上方の結晶層を、光L1を受けてフォトルミネセンス光L2を発する光感応層とする。 - 特許庁
  • At such a time, when developing an image having a copyright in the display buffer, a thumbnail is generated from the source image simultaneously.
    このとき、著作権を有する画像を表示バッファへ展開する際には、その時点で元画像から縮小画像を作成する。 - 特許庁
  • The image data output from the output buffer memory 46 are transferred through the data bus 70 to an image output means 30.
    出力バッファメモリ46から出力された画像データはデータバス70を介して画像出力手段30に転送される。 - 特許庁
  • A buffer 15 buffers the output signal of a UHF oscillator 11 and inputs the buffered signal into an HPF 16 and an LPF 17.
    バッファ15はUHF発振器11の出力信号をバッファリングしてHPF16およびLPF17に入力する。 - 特許庁
  • To shorten a time for etching a peeling buffer layer when manufacturing a device of a crystal member of a group III nitride.
    III族窒化物の結晶部材のデバイスを製造する際における剥離バッファー層をエッチングする時間を短縮する。 - 特許庁
  • In the opening 9, neither the tape substrate 2 nor a stress buffer layer 4 is arranged, and only the sealing resin 5 is present.
    開口部9内には、テープ基板2及び応力緩衝層4は配置されておらず、封止レジン5のみが存在している。 - 特許庁
  • In a slave mode, data transfer is efficiently exchanged between the direct memory access unit and a buffer memory storage unit.
    スレーブ・モードでは、直接メモリ・アクセス・ユニットとバッファ・メモリ記憶ユニットとの間におけるデータ転送の効率的な交換が行われる。 - 特許庁
  • A CDROM decoder 22 decodes CDROM data and writes the obtained compressed audio data in a data buffer memory 30 successively.
    CDROMデコーダ22は、CDROMデータをデコードし、得られた圧縮オーディオデータをデータバッファメモリ30に順次書き込む。 - 特許庁
<前へ 1 2 .... 186 187 188 189 190 191 192 193 194 .... 476 477 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.