「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 198 199 200 201 202 203 204 205 206 .... 476 477 次へ＞- Consequently, each selection circuit particularizes at least one active inverter among a plurality of the inverters in response to the control signal and uses the buffer circuit for supplying the input signal to the active inverter as an input buffer of a semiconductor integrated circuit.
そのうえで、その選択回路は、前記制御信号に応答して、前記複数のインバータから少なくとも一つの動作インバータを特定し、前記動作インバータに前記入力信号を供給するバッファ回路を半導体集積回路の入力バッファとして用いる。 - 特許庁 - This receiving circuit 41 consists of a normal instruction hold buffer 417 from the circuit 31, a busy generating part 418 that outputs a normal instruction execution busy signal 91 to the circuit 31 when a buffer is full, a special instruction executing part 419 and an IO controller 45.
受信回路４１では、送出回路３１からの通常命令保持バッファ４１７とバッファ満で送出回路３１に通常命令実行ビジー信号９１を出すビジー生成部４１８と特殊命令実行部４１９とＩＯコンロトローラ４２から構成される。 - 特許庁 - A host 1 sends the image data of each page to a page printer 3 in each band unit and the page printer 3 writes each received band data in the receiving buffer within a DRAM 21 by a DMA and transmits each band data from the receiving buffer to image forming parts 13-19, 27.
ホスト１は、各ページのイメージデータを各バンド単位でページプリンタ３に送り、ページプリンタ３は受信した各バンドデータをＤＲＡＭ２１内の受信バッファにＤＭＡで書き込み、かつ受信バッファから各バンドデータをＤＭＡで画像形成部１３〜１９、２７へ転送する。 - 特許庁 - To provide an input/output buffer circuit in which an unwanted current does not flow to an input/output terminal BUS in the input/output buffer circuit in which an input signal voltage VBUS higher than a power supply voltage VDD is inputted to the input/output terminal BUS.
電源電圧ＶＤＤより高い入力信号電圧ＶＢＵＳが入出力端子ＢＵＳに入力される入出力バッファ回路において、入出力端子ＢＵＳに不要電流が流れることがない入出力バッファ回路を提供すること - 特許庁 - A first field apparatus such as the measuring instrument includes: a transmission buffer which stores data to be transmitted to a second field apparatus such as the actuator; and an inquiry processing part which retransmits the data stored in the transmission buffer to a data retransmission request from the second field apparatus.
計測器等の第１フィールド機器は、アクチュエータ等の第２フィールド機器に対して送信するデータを格納する送信バッファと、第２フィールド機器からのデータ再送要求に対して、送信バッファに格納されているデータを再送する問合せ処理部と、を備える。 - 特許庁 - Thereby, when the contact pin 2 is coupled succeedingly, an output end of an output buffer 1 and the input end of the input buffer 3 have a same logical level preventing an error such as logical level reversal that may occur if just conventional pull-up resistor and pull-down resistor are used.
よって、次のコンタクトピン２の結合時に、出力バッファ１の出力端と、入力バッファ３の入力端は同一論理レベルにあり、従来の単なるプルアップ抵抗，プルダウン抵抗使用時のように論理レベルが反転するといったエラーは発生しない。 - 特許庁 - When a pachinko ball 60 is supplied form a nozzle 40 of a ball lending machine to the upper pan 24, the pachinko ball 60 discharged from a discharge port 42 of the nozzle 40 falls on the buffer member 56 and collision energy at that time is absorbed by the spring of the buffer member 56.
パチンコ球６０が球貸機のノズル４０から上皿２４に供給される際、ノズル４０の排出口４２から排出されたパチンコ球６０が緩衝部材５６の上に落下し、そのときの衝突エネルギが緩衝部材５６の弾力で吸収される。 - 特許庁 - After the exposure are completed at all the time points, the electric charges transferred to each of the buffers 13a, 13b are vertically transferred to a horizontal reading buffer 14 at the same timing, and are horizontally transferred from the buffer 14 at the same timing.
すべての時点での露光が終了した後、垂直読み出しバッファ１３ａ、１３ｂにそれぞれ転送された電荷が同一タイミングで水平読み出しバッファ１４に垂直転送され、同一タイミングで水平読み出しバッファ１４から水平転送される。 - 特許庁 - Data from the delivery device 2 is stored in a leading data buffer means 43, and artificial trailing data generated from leading data by an artificial trailing data generation means 47 is stored in a trailing data buffer means 44, and following data is requested to the delivery device 2 with a data response.
配信装置２からのデータを先頭データバッファ手段４３へ格納し、先頭データから擬似末尾データ生成手段４７で生成させた擬似末尾データを末尾データバッファ手段４４へ格納し、データ応答して後続データを配信装置２に要求する。 - 特許庁 - When documents having higher than normal optical data cause the buffer memories to fill up faster then than they empty, the control circuit transmits a command to slow down the delivery rate of the document feeding device upon a determination that a threshold capacity of any of the buffer memories has been exceeded.
異常な量の光学データによりバッファーメモリーが空になる前に満たされる場合、制御回路は、バッファーメモリーのいずれかのしきい値容量を超えているかを判断した上で、文書送り装置の搬送速度を低下するようコマンドを送信する。 - 特許庁 - A reproduced frequency determining section 3 determines a reproduced sampling frequency fsd based on a time difference ΔD from a target delay amount (a target buffer level)Dt in the buffer memory 2 for each fixed time and controls the sampling frequency of the sampling frequency varying section 7.
再生周波数決定部３は、一定時間毎に、バッファメモリ２内における目標遅延量（目標バッファレベル）Dtからの時間差異ΔDを基に再生標本化周波数fsdを決定し、標本化周波数可変部７の標本化周波数を制御する。 - 特許庁 - Further, the battery system has a buffer material 5 having innumerable air gaps to pass the exhaust gas in the exhaust duct 4 and discharges the exhaust gas discharged from the gas exhaust valve 11 passing through the buffer material 5 to the outside of the outer package case 3.
さらに、バッテリシステムは、排出ダクト４内に、排出ガスを通過できる無数の空隙を有する緩衝材５を設けており、この緩衝材５に通過させてガス排出弁１１から排出される排出ガスを外装ケース３の外部に排出している。 - 特許庁 - A frame including the cyclic redundancy cord (CRC) and received from a fiber channel loop 1250 is stored in a buffer 119 of an on-chip 110, and the frame is inspected by an integrity device 596 for guaranteeing integrity of the frame when reading out of the buffer.
巡回冗長コード（ＣＲＣ）を含み、ファイバチャンネルループ１２５０から受信されたフレームは、オンチップ１１０バッファ１１９に格納され、フレームがバッファから読み出される際に、フレームの健全性を保証するために、健全性装置５９６により検査される。 - 特許庁 - The semiconductor device is formed by forming an I/O buffer circuit pattern 2 on a semiconductor substrate 4, forming a through hole 10 for connecting the I/O buffer circuit pattern and the pad to an interlayer insulating film, and forming a first layer pad 8 of a double structure of an n-th metal wiring layer.
半導体基板４上にＩ／Ｏバッファ回路パターン２を形成し、層間絶縁膜にＩ／Ｏバッファ回路パターンとパッドを接続するためのスルーホール１０を形成し、第ｎ番目の金属配線層にて２重構造の１重目のパッド８を形成する。 - 特許庁 - In the same manner, the tail bit is stored in a fixed value buffer 206, and switching of a changeover switch 207 is controlled to replace decoded information outputted from a SOVA decoder 205, with the tail bit stored in the fixed value buffer 206 in timing with decoding the tail bit.
同様に、固定値バッファ２０６にテールビットを記憶し、切替スイッチ２０７を切替制御して、テールビットを復号するタイミングで、ＳＯＶＡ復号器２０５から出力された復号情報を固定値バッファ２０６に記憶されているテールビットに置換える。 - 特許庁 - The interior package member 2 is formed by integrating a bottom wall 25 where the flat square batteries 1 are loaded and a pair of buffer materials 37, 38 arranged in front and at the rear of the interior package member 2, with the flat square batteries 1 arrayed between the both buffer materials 37, 38.
内装部材２は、扁平角形電池１が載置される底壁２５と、内装部材２の前後に配置される一対の緩衝材３７・３８とを一体形成してなるものであり、両緩衝材３７・３８の間に扁平角形電池１が配置されている。 - 特許庁 - The method for solubilizing the 19kDa protein comprises the following process: An encapsulated form obtained by expressing the 19kDa protein in Escherichia coli is suspended in a 2M urea-containing buffer solution without using guanidine, and after subjecting the resultant suspension to centrifugal precipitation, the resultant insoluble precipitate is suspended in a 6M urea-containing buffer solution.
19kDa蛋白質を大腸菌内で発現させて得られる封入体を、グアニジンを使用しないで、2M尿素を含む緩衝液に懸濁し、遠心沈殿後、不溶性沈殿物を6M尿素を含む緩衝液に懸濁することにより、19kDa蛋白質を可溶化させる。 - 特許庁 - Moreover, since opening of a buffer memory is performed immediately after execution of write back, when read-modify-write processing is performed for a plurality of editing object regions in the same annual ring #3, data need not reread from the disk for the buffer memory, and consequently performance of the device is still not degraded.
また、バッファメモリの開放は、書き戻し実行直後になされるため、同一年輪＃３内の複数の編集対象領域に対するread-modify-write処理を行う際にも、バッファメモリに対してディスクからデータを読み直す必要が無く、装置のパフォーマンスが低下しない。 - 特許庁 - Thus, rotation processing can be performed per piece of divided image data resulting from dividing of original image data when a buffer configured to hold one piece of divided image data is provided, whereby the required capacity of the buffer is smaller than that in the case of rotating the entire original image data.
こうすることで、１つの分割画像データを保持するバッファがあれば元画像データを分割した分割画像データごとに回転処理を行うことができ、元画像データ全体を回転させる場合と比較して必要なバッファの容量が小さくなる。 - 特許庁 - The bearing 24 is inserted to a hole 23a formed in the arm 23 and fixed, and the bearing 24 comprises a bush 241 and a buffer material 242 provided at an inner circumference of the bush 241, and the rotation shaft 12 is supported by the bush through the buffer material 242.
軸受２４は、アーム２３に形成された穴２３ａに挿入されて固定されており、軸受２４は、ブッシュ２４１とそのブッシュ２４１の内周面に設けられた緩衝材２４２とからなり、回動軸１２は、緩衝材２４２を介してブッシュに支持されている。 - 特許庁 - The buffer films 14 and 24 of an N-channel MOS transistor and a P-channel MOS transistor which are adjacent to each other are formed integrally, an intermediate metal film 16 is formed on the buffer film of integral structure, and ferroelectric films 12 and 22 and gate electrodes 13 and 23 are provided to the transistors respectively.
隣接するｎチャネルＭＯＳトランジスタとｐチャネルＭＯＳトランジスタとのバッファ膜１４、２４を一体とし、そのバッファ膜上に中間金属膜１６を設け、それぞれのトランジスタの強誘電体膜１２、２２、ゲート電極１３、２３を設ける。 - 特許庁 - In this structure, when an input/output buffer is arranged adjacent to X orientation or Y orientation, each VDD wiring and GND wiring of the input/output buffer belonging to the same group adjacent to each other are mutually connected on a cell frame 501 automatically.
この構造により、入出力バッファをＸ方向またはＹ方向に隣接して配置した場合、互いに隣接した同一グループ内に属する入出力バッファの各ＶＤＤ配線、各ＧＮＤ配線は、セル枠５０１上で互いに自動的に接続する。 - 特許庁 - To provide a recorder for permitting seamless reproduction with high quality without causing contradiction of overflow or underflow for connection to a VBV (Video Buffer Verifier) buffer in the case of connecting first MPEG image data to second MPEG image data and reproducing the data.
第１のＭＰＥＧ画像データから第２のＭＰＥＧ画像データへ繋げて再生させる際に、ＶＢＶバッファの接続にオーバーフローやアンダーフローの矛盾が生じることなく、シームレスで高品位な再生を実現させることができる記録装置を提供すること。 - 特許庁 - A system control part 19 determines the pulse signal MIR in each prescribed dot region and writes "1" in a buffer memory 24, when the pulse signal MIR output from the comparator 27 is "H" level, or writes "0" in a buffer memory 24 when the pulse signal MIR is "L" level.
システム制御部１９は、所定のドット領域毎にパルス信号ＭＩＲを判定し、コンパレータ２７から出力されるパルス信号ＭＩＲが“Ｈ”レベルである場合にはバッファメモリ２４に“１”を書き込む一方、“Ｌ”レベルである場合には“０”を書き込む。 - 特許庁 - Next, a GaN semiconductor substrate 10 is formed by sequentially depositing a GaN layer 16 and a AlGaN layer 20 on the buffer layer under the condition that the supporting substrate and buffer layer are kept within the growth temperature being set to 900°C or higher but to 1,100°C or lower.
次に、支持基板及びバッファ層を９００℃以上１１００℃以下に設定された成長温度に保持した状態で、バッファ層上に、ＧａＮ層１６及びＡｌＧａＮ層２０を順次に積層してＧａＮ半導体基板１０を形成する。 - 特許庁 - Data of a recording source after the recording key is operated are stored in a buffer memory and, when the recording medium is positioned at the recordable position and recording is started, the data stored in the buffer memory are read and recorded in the recording medium.
また、録音キー操作時点以降の録音ソースのデータをバッファメモリに蓄積するようにして、記録媒体が記録可能位置に配置されて記録を開始するときには、このバッファメモリに蓄積されたデータを読み出して、記録媒体に記録していくようにする。 - 特許庁 - In the woody floor material A equipped with woody base material 1b, surface facing material 1a, and a buffer 6 bonded by lamination onto a rear surface side of the woody base material, a microcapsule 7 containing the formaldehyde scavenger is mixed at least in the buffer 6.
木質系基材１ｂと、表面化粧材１ａと、木質系基材の裏面側に接着積層した緩衝材６とを備えた木質床材Ａにおいて、ホルムアルデヒド捕捉剤を内包したマイクロカプセル７を少なくとも緩衝材６の中に混入する。 - 特許庁 - The viral protein particle of optional form is obtained in accordance with the purpose by dissociating the viral protein, favorably surface protein, into a petanmer, for example, and then keeping it under the condition of a prescribed buffer solution, favorably by dialyzing it in the prescribed buffer solution.
ウイルスタンパク質、好ましくは表面タンパク質を、例えば5量体に解離させた後、所定の緩衝液条件下に置くこと、好ましくは所定の緩衝液中で透析することにより、目的とする所定の形状を有するウイルスタンパク質粒子が得られる。 - 特許庁 - A first ball passage 410 arranged in the passage constituent member 420 is constituted by allowing a first buffer rib 434 arranged on the front surface of a flow passage and a second buffer rib 435 arranged on the rear surface of the flow passage to be alternately arranged in a flowing direction.
この通路構成部材４２０に設けられた第１球通路４１０は、流路の前側の面に設けられた第１緩衝リブ４３４と、流路の後側の面に設けられた第２緩衝リブ４３５とが流通方向に互い違いに配置されている。 - 特許庁 - To provide an electro-optical device capable of forming a buffer layer alleviating stress concentration to a gas barrier layer through flattening of the gas barrier layer and preventing the buffer layer from leaking outside a given region, and to provide a manufacturing method of the same and electronic equipment.
ガスバリア層を平坦化させて、ガスバリア層への応力集中を緩和させる緩衝層を形成するとともに、緩衝層が所定の領域外に漏出することを防止することができる電気光学装置、その製造方法、及び電子機器を提供する。 - 特許庁 - The buffer member 16 has a plurality of particles 21 enclosed entirely with a cylindrical enclosure member 22 and stored in a closed area.
緩衝部材１６は、複数の粒子２１が筒状の包囲部材２２により全体を包囲されて閉領域に収容されたものである。 - 特許庁 - The cold trap 1 consists of a casing 5 communicating with a vacuum chamber 2, a cold panel 6, a cooling head 7, an expansion part 8, the compressor 10 and a buffer tank 13.
真空チャンバ２に連通するケーシング５と、コールドパネル６、冷却ヘッド７、膨張部８、圧縮機１０、バッファタンク１３からなる。 - 特許庁 - To solve the problem that there are limits in terms of the circuit scale and processing speed of hardware and costs increase as well since retransmission buffer release processing takes time.
再送バッファ解放処理に時間がかかるため、ハードウェアの回路規模や処理速度の点で制限され、コストも上昇する。 - 特許庁 - An input/output request and transfer data from a high-order device 100 are exchanged through a host interface 120 and a buffer memory 150.
上位装置１００からの入出力要求および転送データはホストインタフェース１２０とバッファメモリ１５０を介して送受信される。 - 特許庁 - When the flow regions are pushed, accordingly, when the buffer layers are compressed, the edge part of the flow regions and the edge part of the cell contact the seal tape.
流動域を押圧する、従ってバッファ層を圧縮すると、シールテープに流動域の縁部及びセルの縁部が接触する。 - 特許庁 - The recording and reproducing device is equipped with a FIFO 40 and a buffer controller 45 for controlling an amount of the data accumulated in the FIFO 40.
本発明では、ＦＩＦＯ４０と、このＦＩＦＯ４０に蓄積されるデータ量を制御するバッファコントローラ４５とが備えられている。 - 特許庁 - After the intermediate stream is tentatively stored in a buffer 23, binary decoding is executed, and intra-loop decoding is executed using the obtained syntax element.
中間ストリームをバッファ２３に一旦記憶したのち二値復号化を行い、得られたシンタックス要素を用いてループ内復号化を行う。 - 特許庁 - To surely eliminate timing errors even in a logic circuit into which a hierarchized and serially connected multistage buffer is inserted.
階層化され直列接続された多段のバッファが挿入された論理回路においても、タイミングエラーの解消を確実に可能とする。 - 特許庁 - The rotor 17 is attached with an oil damper 25 as a buffer means for suppressing a rapid movement of the rear support link 5a.
回転体１７には、後支持リンク５ａの急激な移動を抑制するための緩衝手段として、オイルダンパー２５が取り付けられている。 - 特許庁 - When the data of the number of dots is converted, the dot data is stored in the buffer only for a pixel forming a dot in accordance with movement of the head.
個数データの変換に際しては、ヘッドの動きにあわせてドットを形成する画素についてのみドットデータをバッファに蓄える。 - 特許庁 - When the copy source disk 90 is placed, a system controller 11 reads out the auxiliary data so as to be retained in a buffer memory RAM 13.
但し、メモリＴＯＣではバッファメモリのメインデータエリアにおけるファイルのアドレスを管理すると共に、各ファイルのコピーステータスが記憶されている。 - 特許庁 - By this, it is not necessary to install a buffer provided between an accumulator and the second compression element in a conventional compressor.
このため、従来の圧縮機におけるアキュームレータと第２圧縮要素との間に設けられたバッファを設置する必要がなくなる。 - 特許庁 - The n buffer layer 23 can prevent vibration from being generated in current and voltage, without abruptly stopping the growth of a depletion layer in turn-off.
ｎバッファ層２３はターンオフ時に空乏層の伸びを急激に止めず、電流、電圧に振動が発生することを防止できる。 - 特許庁 - The gear forming member of a reduction gear is formed by, for example, a resin annular member, and connected to a rotary disc of a buffer.
減速装置のギヤ形成部材は、例えば樹脂製で環状体に設けられ、緩衝装置の回転ディスクと連結されている。 - 特許庁 - The semiconductor light-emitting element includes on a substrate 10: a buffer layer 11; a lower clad layer 12; an active layer 13; an upper clad layer 14; and a contact layer 15.
基板１０上に、バッファ層１１、下部クラッド層１２、活性層１３、上部クラッド層１４およびコンタクト層１５を備える。 - 特許庁 - To allow a base station device to easily assume that a packet in a transmission buffer in a mobile station is discarded by exceeding an allowable delay time.
移動局の送信バッファ内のパケットが許容遅延を超えて破棄されたという事象を、基地局装置内で容易に推定する。 - 特許庁 - Grooves 53, 54 can easily appear by removing the back buffer material along the easy-to-break lines 61, 62 if necessary.
必要時に、易破断線６１，６２に沿って裏面緩衝材を部分的に除去することにより、容易に凹溝５３，５４が出現する。 - 特許庁 - The control part 23 performs printing on the basis of the integrated printing data 50 stored in the printing buffer 25 by controlling a printing mechanism 26.
制御部２３は印刷機構２６を制御して、印刷バッファ２５に記憶した統合印刷データ５０に基づき印刷を行う。 - 特許庁 - Pixel data for extracted 4 bits multiplied by 4 (equals to 16 bits) is stored in the output line buffer 80 after subjected to the rotation process.
抽出された４ビット×４（＝１６ビット）分の画素データは、回転処理が施された後、出力用ラインバッファ８０に格納される。 - 特許庁 - A frame buffer 21 stores image frames from a camera 10 and generates an interrupt signal when one frame is completely stored.
フレームバッファ２１は、カメラ１０からの画像フレームを蓄積し、１フレーム分の蓄積が終了したときに割り込み信号を発生する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
