「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 195 196 197 198 199 200 201 202 203 .... 476 477 次へ＞- A buffer management unit 111 changes the capacity of buffers assigned to a user memory 14, a buffer memory 15, and an external memory 16 dynamically according to the degree of communication control information, which is shifting by environment of radio network obtained from a communication information monitoring unit 118.
バッファ管理部１１１は、通信情報監視部１１８から得た無線ネットワークの環境によって変化する通信制御情報の度合いに応じてユーザメモリ１４、バッファメモリ１５、外部メモリ１６内に割り当てられているバッファの容量を動的に変化させる。 - 特許庁 - The print page data stored in the rotation buffer 7 is subjected to data conversion according to rotation information and 8 bit print page data is read out simultaneously for two lines from the rotation buffer 7 and then written in page memories 14 and 15 for odd and even lines simultaneously.
回転バッファ７に格納されている印刷ページデータを回転情報に従いデータ変換すると共に、回転バッファ７から８ビットの印刷ページデータを２ライン分同時に読み出し、奇数ライン用及び偶数ライン用ページメモリ１４、１５に同時に書き込む。 - 特許庁 - In such a configuration, a common signal outputted from a transmission card 4 is transmitted to a card inserted into one and the same board by multidrop of the backboard 1 and transmitted to the expansion backboard 11 of the next stage, cascaded through the buffer of the buffer board.
かかる構成において、送信カード４から出力された共通信号は、バックボード１のマルチドロップにより同一ボードに実装されるカードに送出され、バッファ盤のバッファを介して従属接続された次段の拡張バックボード１１へ送出される。 - 特許庁 - After an insulating layer 12 composed of SiO_2 etc. and a buffer layer 14 composed of a strontium oxide (SrO) etc., are successively formed on a substrate 10, such as single-crystal silicon substrate etc., a lower electrode 16 composed of a strontium ruthenate (SRO) is formed on the buffer layer 14.
シリコン単結晶基板等の基板１０上にＳｉＯ_２等からなる絶縁層１２及び酸化ストロンチウム（ＳｒＯ）等からなるバッファ層１４を順に形成し、バッファ層１４上にルテニウム酸ストロンチウム（ＳＲＯ）からなる下部電極１６を形成する。 - 特許庁 - The interface device which outputs and inputs the shared data in the plurality of channels, has a plurality of buffer memories provided for every channel, and a control section which outputs and inputs the data, guaranteeing the data identity in the plurality of buffer memories.
複数のチャネルで共有データを入出力するインタフェース装置において、前記チャネル毎に設けられた複数のバッファメモリと、前記複数のバッファメモリでデータの同一性を保証しつつ、データの入出力を行なう制御部を有することを特徴とする。 - 特許庁 - A first epitaxial growth step of forming a buffer layer 3 on a base plate and a second epitaxial growth step of forming a compound semiconductor layer 4 on the buffer layer 3 are carried out at a growth temperature of ≤600°C by an MOCVD (metal organic chemical vapor deposition) method.
基体上にバッファ層３を形成する第１のエピタキシャル成長工程と、このバッファ層３上に化合物半導体層４を形成する第２のエピタキシャル成長工程とを、６００℃以下の成長温度におけるＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によって行う。 - 特許庁 - Data transfer is performed between a buffer section of one side of the memory bank and the nonvolatile memory section in response to instruction of access operation, in parallel to this operation, control of interleave operation performing data transfer between a buffer section of the other side of the memory bank and the outside can be performed.
アクセス動作の指示に応答して、メモリバンクの一方のバッファ部と不揮発性メモリ部との間でデータ転送を行ない、これに並行して当該メモリバンクの他方のバッファ部と外部との間でデータ転送を行なうインタリーブ動作の制御が可能である。 - 特許庁 - A recording speed at which is currently recording is calculated from the count number of the synchronized signal of the obtained ATIP information and a buffer pointer of a buffer manager 14 which supplies data to a CD-ROM encorder 15 and supplied to the host via a host I/F 12 by using a mode sense command.
得られたＡＴＩＰ情報の同期信号のカウント数やＣＤ−ＲＯＭエンコーダ１５へデータを送るバッファマネージャ１４のバッファボインタから現記録中の記録速度を算出し、モードセンスコマンドを用いてホストＩ／Ｆ１２を通じてホストに通知する。 - 特許庁 - A control circuit inputs data to the second buffer by control of the data transfer gate without inputting data to the first buffer by control of the data capturing gate in accordance with a time from activation of a write-enable signal to change of a data mask signal.
制御回路は、ライトイネーブル信号が活性化してからデータマスク信号が変化するまでの間の時間に応じて、データ取り込みゲートの制御により第１のバッファにデータを入力せず、かつデータ転送ゲートの制御により第２のバッファにデータを入力する。 - 特許庁 - A semiconductor device includes an output buffer 100 capable of adjusting impedance on the basis of impedance adjusting signals ZQP, ZQN and a slew-rate control circuit 400 for adjusting a slew rate of the output buffer 100 on the basis of the impedance adjusting signals ZQP, ZQN.
インピーダンス調整信号ＺＱＰ，ＺＱＮに基づいてインピーダンスを調整可能な出力バッファ１００と、インピーダンス調整信号ＺＱＰ，ＺＱＮに基づいて出力バッファ１００のスルーレートを調整するスルーレート制御回路４００とを備える。 - 特許庁 - An amorphous silicon nitride film is formed on the surface of a silicon substrate as a buffer layer, the buffer layer is annealed by microwave excitation high density radical ion irradiation, or the like, and a crystalline silicon nitride film is formed, thus obtaining the silicon nitride film whose characteristics are stable.
シリコン基板表面に、バッファ層として、非晶質のシリコン窒化膜を形成し、当該バッファ層をマイクロ波励起高密度ラジカルイオン照射等により、アニールを施し、結晶質のシリコン窒化膜にすることにより、特性の安定なシリコン窒化膜が得られる。 - 特許庁 - To enable high-speed readout from a print buffer even when data corresponding to records made with the same timing due to the time-division drive of plural recording elements in a recording head and the inclination of the recording head correspond to discontinuous addresses in the print buffer.
記録ヘッドにおける複数の記録素子の時分割駆動や記録ヘッドの傾きに起因して同一タイミングで行われる記録に対応したデータがプリントバッファにおいて不連続なアドレスに対応する場合でも、このバッファからの高速読み出しを可能とする。 - 特許庁 - When the mode signal indicates a test mode, an address decoder 4 is switched to enable access to an input buffer 14 from a CPU 2, and serial data input from the outside is stored in the input buffer 14 via a serial input/output circuit 6.
そして、モード信号がテストモードを示す場合、アドレスデコーダ４は、ＣＰＵ２による入力バッファ１４へのアクセスが可能となるように切り替え、外部より入力されたシリアルデータがシリアル入出力回路６を介して入力バッファ１４に格納される。 - 特許庁 - The buffer control method comprises a normal step for normally reading or writing the buffer, and an emergency step for executing emergency reading or writing in priority when emergency reading or writing is requested.
バッファ制御方法は、バッファに対して通常の読み込み又は書き込みを行う通常ステップと、通常ステップの途中で緊急の読み込み又は書き込みが要求されたとき、緊急の読み込み又は書き込みを優先して実行する緊急ステップとを備える。 - 特許庁 - Concerning the fixed point operation, a writing signal value is generated according to a writing model, the bit number therein is reduced corresponding to the bit number in each of data values required for the frame buffer, and a writing data value is sent as a color value to the frame buffer.
固定小数点演算は、ライティング・モデルに従ってライティング信号値を発生し、その中のビット数が、フレーム・バッファによって必要とされる各々のデータ値のビット数に対応するように縮小され、ライティング・データ値がカラー値としてフレーム・バッファへ送られる。 - 特許庁 - When a page of intermediate data is stored in a page buffer 5020 and a page under processing or a page waiting processing exists in the page buffer 5020, a rendering predicting section 5070 makes a decision whether head two bands in the intermediate data can be rendered between sheets or not.
１ページ分の中間データがページバッファ５０２０に格納されると、ページバッファ５０２０に処理中または処理待ちのページが存在する場合には、レンダリング予測部５０７０にて、中間データの内の先頭２バンドが紙間でレンダリング可能かどうかが判定される。 - 特許庁 - Each modulation-demodulation unit 30 acquires the priority information of the packet with reference to the header of a packet being sent, stores the packet in a priority buffer 303 based on the priority information of the packet, and takes out a packet from the priority buffer 303 at a ratio corresponding to the priority.
各変復調部３０は、送られてくるパケットのヘッダを参照して当該パケットの優先度情報を取得し、その優先度情報に基づき、優先バッファ３０３へ格納し、優先バッファ３０３から優先度に応じた比率でパケットを取出す。 - 特許庁 - Each of the buffer servers BS1 and BS2 circularly transfers multimedia information received from a terminal to disk servers of the number managed by itself in the order managed by itself, and each disk server accumulates the multimedia information transferred from the buffer server in a disk.
バッファサーバＢＳ１、ＢＳ２は、それぞれ、端末から受信したマルチメディア情報を、自身が管理する個数のディスクサーバに対して、自身が管理する順番で、循環的に転送し、ディスクサーバは、バッファサーバから転送されたマルチメディア情報をディスクに蓄積する。 - 特許庁 - The timing recovery device for the CAP/QAM MODEM including a equalizer filter, which is resigned to monitor movement of filter coefficients in a memory buffer and to adjust a relative position in the filter coefficients in the memory butter so that the coefficients are placed substantially at the center in the buffer.
ＣＡＰ／ＱＡＭモデム用のタイミング・リカバリ装置は、メモリ・バッファ内のフィルタ係数の移動をモニタし、係数がバッファ内で実質的に中心に置かれるようにメモリ・バッファ内でのフィルタ係数の相対的位置を調整するように設計された等化器フィルタを含む。 - 特許庁 - The recording data input from the first control circuit through the serial interface are temporarily stored in a receiving buffer of a second control circuit, and the transfer speed of the serial interface is controlled according to a writable area of the receiving buffer.
そして、前記シリアルインタフェースを介して前記第１の制御回路から入力した前記記録データを一時的に第２の制御回路の受信バッファに格納し、前記受信バッファの書き込み可能領域に応じて前記シリアルインタフェースの転送速度を制御する。 - 特許庁 - In a buffer layer provided between a substrate having an electrooptical effect and the bias electrode, the buffer layer is not provided and the bias electrode is formed directly on the surface of the substrate in a region where no optical waveguide is present on the substrate under the bias electrode.
電気光学効果を有する基板とバイアス電極との間に設けるバッファ層において、バイアス電極の下の基板に光導波路が存在しない領域においてはバッファ層を設けずバイアス電極を基板の表面上に直接形成する。 - 特許庁 - Upon an instruction to store a display screen by an operation of a performance button 35, when there is predetermined remaining time after a termination of drawing, image data stored in the drawing frame buffer or display frame buffer are stored in a screen-shot storage area 153s.
演出ボタン３５の操作により表示画面を記憶させる指示があると、描画終了後に所定の残存時間があるときに、描画用フレームバッファまたは表示用フレームバッファに記憶されている画像データをスクリーンショット記憶領域１５３ｓに保存する。 - 特許庁 - The developing device includes a supply conveyance path 37 provided along the buffer part D, and having a supply screw 39 for stirring and conveying the developer 32 in a direction parallel with a rotary shaft of the developing roller 34 while supplying the developer 32 to the buffer part D.
また、バッファ部Ｄに添って設けられ、このバッファ部Ｄに現像剤３２を供給しながら現像ローラ３４の回転軸と平行な方向に現像剤３２を攪拌搬送する供給スクリュ３９を有した供給搬送路３７をそなえている。 - 特許庁 - The buffer mat is formed by sticking a bubble buffer sheet 2 in which a flat base film 5 and an embossed film 6 having many projections 6a are stuck together to have projecting closed cells, to a resin member 3 including a resin plate 4 having a porous structure.
平面状のベースフィルム５と多数の凸部６ａを形成したエンボスフィルム６とを貼り合わせて凸状の独立した気泡を有する気泡性緩衝シート２を、多孔質構造を有する樹脂板４からなる樹脂部材３に貼り合わせて形成した。 - 特許庁 - A network interface controller performs direct data placement for a memory when all segments connected specifically are aligned, i.e., carries out the cut-through without accessing a reassembly buffer, and moves the data through the reassembly buffer when all segments are non-aligned.
ネットワーク・インタフェース・コントローラは、特定の接続の全セグメントが整列している場合にはメモリに直接データ配置を行い、すなわちリアセンブリ・バッファにアクセスすることなくカットスルーを行い、全セグメントが非整列である場合にはリアセンブリ・バッファを通してデータを移動させる。 - 特許庁 - In the game machine which has a liquid crystal display 5 and an EL display 6, a first image to be displayed on the liquid crystal display 5 is drawn in a frame buffer 1426A, and a second image is drawn in the free space of the frame buffer 1426A, in a divided manner.
液晶表示器５とＥＬ表示器６とを有する遊技機において、フレームバッファ１４２６Ａには、液晶表示器５に表示される第１画像が描画されるとともに、フレームバッファ１４２６Ａの空き領域には、第２画像が分割されて描画される。 - 特許庁 - To provide a video camera that can use a common buffer member, even when the position at which a display unit is allowed to abut on the buffer member when the display unit is housed is different between a first housing state of the display unit and a second housing state thereof.
表示ユニットを収納した際における該表示ユニットの緩衝部材に当接する位置が表示ユニットを第１の収納状態と第２の収納状態とで異なる場合でも、共通の緩衝部材を用いることができるビデオカメラを提供する。 - 特許庁 - Thereafter, the drawing circuit stores the image information of the specific ready-to-win performance images 36c, 39d in the frame buffer of the VRAM 153 while clobbering the same on the normal-pattern suspending image 38, so as to erase the image information of the normal-pattern suspending image 38 from the frame buffer of the VRAM 153.
その後、その普図保留画像３８に上書きして特定のリーチ演出画像３６ｃ、３９ｄの画像情報をＶＲＡＭ１５３のフレームバッファに記憶させて、普図保留画像３８の画像情報をＶＲＡＭ１５３のフレームバッファから消去する。 - 特許庁 - A layered structure consisting of the buffer layer 33, the adhesion layer 38 and the near-field light generating element 32 has a peel-test adhesive strength higher than that of a layered structure, consisting of the buffer layer 33 and the near-field light-generating element 32.
緩衝層３３、密着層３８および近接場光発生素子３２からなる積層体におけるピール試験による付着強度は、緩衝層３３および近接場光発生素子３２からなる積層体における付着強度よりも大きい。 - 特許庁 - The elastic buffer member is disposed at a cutout in the contact member such that the member is directly contacted with the connection pin of the ignition plug, and the buffer member must be at least partially contacted with the circumferential side of the contact member or the connection pin of the ignition plug.
弾性的な緩衝部材が接触部材における切欠きに、点火栓の接続ピンに直接的に接触させられて配置されており、接触部材か点火栓の接続ピンに少なくとも部分的に円周面側で接触させられていること。 - 特許庁 - The level shift circuit L00, the level shift circuit L04 and the level shift circuit LM-4 are connected to adjoining four circuits of output buffer circuits Bu1 to Bu5 and BuM respectively, for example, the level shift circuit L00 is connected to output buffer circuits Bu1 to Bu4.
レベルシフト回路Ｌ００、レベルシフト回路Ｌ０４、及びレベルシフト回路ＬＭ−４は、それぞれ出力バッファ回路Ｂｕ１乃至Ｂｕ５、ＢｕＭの隣接する４個に、例えば、レベルシフト回路Ｌ００は出力バッファ回路Ｂｕ１乃至Ｂｕ４に接続されている。 - 特許庁 - In the case of recording streaming data D 11 comprising video data or the like, part areas 17AB of the recording buffer 17A temporarily store data D13 recorded on a recording medium 18 and the remaining areas 17AA are allocated to the processing of the streaming data D11 by the buffer memory.
ビデオデータ等によるストリーミングデータＤ１１を記録する場合、記録用バッファ１７Ａの一部領域１７ＡＢにより、記録媒体１８に記録するデータＤ１３を一時保持し、残る領域１７ＡＡをストリーミングデータＤ１１のバッファメモリの処理に割り当てる。 - 特許庁 - A disc-type heat buffer plate 15 is arranged at the rear surface side of the semiconductor chip, and the main surface of each semiconductor chip in the opening of the insulating frame and the disc-type heat buffer plate are collectively pressure-welded by first and second pressure-welding electrode plates 27 and 28.
上記半導体チップの裏面側には円板型熱緩衝板１５を配置し、上記絶縁性フレームの開口内の各半導体チップの主表面と上記円板型熱緩衝板とを第１，第２の圧接電極板２７，２８で一括して圧接する。 - 特許庁 - An image capture device 34 divides the first image output from the camera 32 into an upper image and a lower image, stores the upper image in a first buffer memory 36, and stores the lower image with reduced number of pixels in a second buffer memory 38.
画像キャプチャ装置３４は、カメラ３２から出力される第１画像を上部画像と下部画像とに分割し、上部画像を第１バッファメモリ３６に格納しかつ下部画像の画素数を削減した削減済み下部画像を第２バッファメモリ３８に格納する。 - 特許庁 - A moving image decoding apparatus (20) includes: a decoding processing part (18) capable of decoding the stream data fetched through a stream buffer (11); a frame memory (16) capable of holding decoded pictures; and a controller (17) for controlling the operation of the stream buffer and the frame memory.
動画像復号装置（２０）は、ストリームバッファ（１１）を介して取り込まれたストリームデータを復号可能な復号処理部（１８）と、復号されたピクチャを保持可能なフレームメモリ（１６）と、上記ストリームバッファ及び上記フレームメモリの動作を制御するコントローラ（１７）とを含む。 - 特許庁 - Preferably, two or more U-shaped groove parts 2 are arranged in the longitudinal direction of the back surface of the plywood 1; the buffer material 3 is adhered by a cold pressing method; and the buffer material 3 containing the formaldehyde-capturing agent 5 in the groove parts 2 is embedded partially.
また、上記合板１の裏面の長さ方向に沿って複数本の断面コ字型の溝部２が設けられ、上記接着をコールドプレス法で行い、上記溝部２にホルムアルデヒド捕捉剤５を含有する緩衝材３が部分的に埋入されることが好ましい。 - 特許庁 - First switch 13, 17 are provided between the input buffer circuit 11 and first correcting circuits 14, 18, second switch 19, 22 are provided between the input buffer circuit 11 and the second correcting circuits 20, 23, and operated complementarily with the first switch.
第１のスイッチ１３、１７は、入力バッファ回路１１と第１の補正回路１４、１８との間に設けられ、第２のスイッチ１９、２２は、入力バッファ回路１１と前記第２の補正回路２０、２３との間に設けられ、第１のスイッチと相補的に動作する。 - 特許庁 - A reception buffer 9 and transmission buffer 13 have the characteristic that the gain decreases as the signal frequency decreases from near the high cut-off frequency of a base-band signal and corrects the distortion of the signal due to the loss in a reception system and a transmission.
受信側バッファ９と送信側バッファ１３は、信号周波数がベースバンド信号の高域カットオフ周波数付近から低下するに従って利得が低減する特性を有し、受信系統と送信系統で生じる損失による信号の歪みを修正する。 - 特許庁 - The two folded ends 34a and 34b of the front side buffer part 34 in the lower side insert 3 become the outside, the two folded ends 22a and 22b of the front side buffer part 22 in the upper side insert 2 become the inside, and the rack mounting structure of the article is protected.
下側中入れ３の前側緩衝部３４の折り曲げられた両端３４ａ、３４ｂが外側になり、上側中入れ２の前側緩衝部２２の折り曲げられた両端２２ａ、２２ｂが内側になって、物品のラック取付け用構造が保護される。 - 特許庁 - To provide a system for controlling a generated code quantity from an image signal coder that reduces the generated code quantity so as to prevent occurrence of a buffer overflow while avoiding image deterioration even when the coder receives an image with many information quantities such as a fine image pattern and a fast moving image and a target code quantity of a buffer section is small.
絵柄が細かい、動きが多い等の情報量が多い画像が入力され、かつバッファ部の目標符号量が小さいような場合でも、画像劣化を避けつつ、発生符号量を低減し、バッファのオーバーフローの発生を防止する。 - 特許庁 - To prevent one portion of information being stored in an input buffer from being lost due to overflow without using an especially large-capacity input buffer when storing continuous information such as image information in a plurality of extents on a medium.
メディア上の複数のエクステントに映像情報などの連続的情報を記録する場合に、特別に大容量の入力バッファを使用することなく、オーバーフローにより入力バッファに格納された情報の一部が消失するような事態を防止することにある。 - 特許庁 - To provide a data transfer controller which enables data to be efficiently transferred between a data storage means and a buffer memory when transferring data between an input/output device and the data storage means through the buffer memory, and a data transfer control method.
バッファメモリを介して入出力デバイスとデータ記憶手段との間でデータ転送を行う場合に、データ記憶手段とバッファメモリとの間で効率良くデータを転送することができるデータ転送制御装置及びデータ転送制御方法を提供すること。 - 特許庁 - On the basis of information stored in the incoming transmission condition buffer 603 and information stored in the outgoing transmission condition buffer 601, a channel allocating part 602 equally allocates a unit sub-slot to each of the transmission waiting cell.
チャネル割当部６０２は、上り方向送信状況バッファ６０３に格納された情報及び下り方向送信状況バッファ６０１に格納された情報に基づいて、上記のそれぞれの送信待ちセルに対して公平に単位サブスロットを割り当てる。 - 特許庁 - To provide a recorder for permitting seamless reproduction with high quality without causing contradiction of overflow or underflow for connection to a VBV (Video Buffer Verifier) buffer in connecting first MPEG image data to second MPEG image data and reproducing the data.
第１のＭＰＥＧ画像データから第２のＭＰＥＧ画像データへ繋げて再生させる際に、ＶＢＶバッファの接続にオーバーフローやアンダーフローの矛盾が生じることなく、シームレスで高品位な再生を実現させることができる記録装置を提供すること。 - 特許庁 - Thereafter, the buffer layer is dissolved with an etching solution by introducing the etching solution capable of dissolving the buffer layer selectively against the nitride semiconductor crystal into the inner part of the void spaces to separate the nitride semiconductor from the dissimilar substrate.
次に、前記バッファ層を前記窒化物半導体結晶に対して選択的に溶解させ得るエッチング液を前記空隙の内部に導入し、該エッチング液によって前記バッファ層を溶解させて、前記窒化物半導体結晶を前記異種基板から分離させる。 - 特許庁 - To provide a buffer circuit which reduces variation of oscillation frequency to variation of a control voltage as required in a VCO using a plurality of buffer circuits by semiconductor integration process with limit in the minimum size of a variable capacity diode.
可変容量ダイオードの最小サイズに制限を有する半導体集積化プロセスによる複数のバッファ回路を用いたＶＣＯにおいて、制御電圧の変化に対する発振周波数の変化を必要に応じて小さくできるようにしたバッファ回路を提供すること。 - 特許庁 - As readout control to a buffer memory in which reproduced data are temporarily stored, read is performed by using a read address RA for performing the read to access all the addresses in the buffer memory at a read speed of N-fold.
再生データが一時蓄積されるバッファメモリに対する読み出し制御として、Ｎ倍速による読み出し速度によってバッファメモリの全アドレスに対してアクセスする読み出しが行われるようにするための読み出しアドレスＲＡによって読み出しを行うようにされる。 - 特許庁 - This reagent contains a pigment selected from a group of eriochrome black T (EBT) and calmagite, triethanol amine, a glycol compound and a pH buffer agent, and the pH buffer agent comprises a combination of an amine selected from a group of primary amines and secondary amines, and a salt of a weak base.
エリオクロムブラックＴ（ＥＢＴ）またはカルマガイトから選択される色素，トリエタノールアミン，グリコール化合物およびｐＨ緩衝剤を含有し、前記ｐＨ緩衝剤が、一級アミンまたは二級アミンから選択されるアミン類と弱塩基の塩との組み合わせからなる。 - 特許庁 - Thus, the base voltage of the buffer TR has temperature characteristics to compensate the temperature characteristics of the collector-emitter voltage of the buffer TR1 so that the duty factor and the signal amplitude can be maintained within a prescribed range over a wide temperature range.
このため、バッファのトランジスタ（ＴＲ１）のベース電圧が温度特性を持ち、バッファのトランジスタ（ＴＲ１）のコレクタ・エミッタ間電圧の温度特性を補償することができ、広い温度範囲でデューティ比及び信号振幅を所定範囲に維持することが可能となる。 - 特許庁 - The surface acoustic wave device comprises a single crystal substrate 1, a buffer layer 2 composed of a crystal film formed on the single crystal substrate 1, and a piezoelectric thin film 3 having crystal structure of a trigonal or hexagonal system formed on the buffer layer 2.
単結晶基板１と、この単結晶基板１上に形成された結晶膜からなるバッファー層２と、バッファー層２上に形成された六方晶系または三方晶系の結晶構造を有する圧電薄膜３とを備えてなる表面弾性波素子。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
