「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 192 193 194 195 196 197 198 199 200 .... 476 477 次へ＞- A vector processing part comprises a vector arithmetic register to vector-process the vector data transferred from the load buffer to the vector arithmetic register.
ベクトル処理部は、ベクトル演算レジスタを備え、ロードバッファからベクトル演算レジスタに転送されたベクトルデータをベクトル処理する。 - 特許庁 - At the time, the job whose priority is set preferentially executes the reading until the data in the buffer memory reach fixed amounts.
このとき、優先度が設定されたジョブは、バッファメモリ内のデータが一定量に達するまでに優先的に読み出しを実行する。 - 特許庁 - OUTPUT CONTROL SIGNAL GENERATION METHOD AND OUTPUT BUFFER CONTROL CIRCUIT IN SEMICONDUCTOR MEMORY DEVICE AND THE SEMICONDUCTOR MEMORY DEVICE
半導体メモリ装置における出力制御信号発生方法と出力バッファ制御回路、及びその半導体メモリ装置 - 特許庁 - A migration medium and a migration buffer which contain tris and glycine as a buffering agent, and whose electrical conductivity is 1 mS/cm or less are used.
緩衝剤としてトリス、グリシンを含み、電気伝導度が１ｍＳ／ｃｍ以下である泳動媒体、泳動バッファを使用する。 - 特許庁 - The hydrophilic buffer layer 7 absorbing water in the low capillary pressure grade is formed on one side or both sides of the catalyst layer 2.
さらに、触媒層２の片面、又は両面に、低毛管圧勾配で水を吸収する親水性バッファー層７を形成する。 - 特許庁 - Charging circuits 2, 3 each of which includes a diode and a capacitor are connected to a buffer 1.
バッファ１に、ダイオード及びコンデンサを含む充電回路２と、同様にダイオード及びコンデンサを含む充電回路３とを接続する。 - 特許庁 - The order of the address is determined using a queue by the pointer of a pointer address corresponding to the address of the packet buffer 6.
このアドレスに対する順序付けは、パケットバッファ６のアドレスに対応したポインタアドレスのポインタによるキューを用いて行われる。 - 特許庁 - DIRECT INTER-THREAD COMMUNICATION BUFFER THAT SUPPORTS SOFTWARE CONTROLLED ARBITRARY VECTOR OPERAND SELECTION IN DENSELY THREADED NETWORK ON CHIP
高密度スレッド化ネットワーク・オン・ア・チップにおけるソフトウェア制御の任意ベクトル・オペランド選択をサポートする直接スレッド間通信バッファ - 特許庁 - To provide a system and method for dynamically reassigning buffer space to maximize I/O performance of virtual lanes.
仮想レーンのＩ／Ｏパフォーマンスを最大にするためにバッファ・スペースを動的に再割当てするためのシステムおよび方法を提供する。 - 特許庁 - A semiconductor crystal layer 103 made of undoped GaN and having the thickness of about 2 μm is formed on a buffer layer 102.
バッファ層１０２の上には厚さ約２μｍのアンドープのＧａＮから成る半導体結晶層１０３が形成されている。 - 特許庁 - In this information input device 1A, image data D1 are created from layout data D, and are stored in a buffer 11 for the image data.
情報入力装置１Ａでは、レイアウトデータＤからイメージデータＤ１が作成されてイメージデータ用バッファ１１に記憶される。 - 特許庁 - A storing part 50 includes a virtual space coordinate management table 51, a comparison table 52, a writing buffer table 53 and a state table 54.
記憶部５０は、仮想空間座標管理テーブル５１、比較テーブル５２、書き込み用バッファテーブル５３及び状態テーブル５４を含む。 - 特許庁 - To provide a test circuit and method for reducing time and cost of testing a schmitt trigger buffer.
シュミットトリガバッファのテストを短時間で行うことができ、テストコストを削減することができるテスト回路およびテスト方法を提供する。 - 特許庁 - The test signal is supplied to an analog trigger circuit 245 via an analog buffer 240 and an analog output driver 244 at the analog output route.
アナログ信号経路では、アナログ・バッファ２４０及びアナログ出力ドライバ２４４を介して、アナログ・トリガ回路２４６に供給する。 - 特許庁 - The data readout unit 20 reads out the corresponding data in the delay buffer 30, according to the sent detected maximum peak address.
データ読み出し部２０は、送られてきた検出された最大ピークアドレスに応じてディレイバッファ３０の対応するデータを読み出す。 - 特許庁 - Video signals and audio signals are decoded for each channel from the TS within the buffer 20, and these signals are sequentially encoded and recorded.
バッファ２０内のＴＳから１チャンネルずつ映像信号、音声信号をデコードし、順次これらをエンコードして記録する。 - 特許庁 - To carry out the epitaxial growth of a GaN (gallium nitride) film with a good crystallinity on an SiC (silicon carbide) substrate without a buffer layer.
ＳｉＣ（炭化シリコン）基板上にバッファ層なしで結晶性良好なＧａＮ（窒化ガリウム）膜をエピタキシャル成長させる。 - 特許庁 - The screen 7 and the holder 8 are formed from stainless steel and the buffer material 19 is formed from a synthetic resin or synthetic rubber.
スクリーン７とホルダ８とはステンレスから形成され、緩衝材１９は合成樹脂または合成ゴムから形成される。 - 特許庁 - A processor (1) to be a multithread processor is provided with a thread selection circuit (10), an issue information buffer (ISINF) or the like.
【解決手段】プロセッサ（１）は、マルチスレッドプロセッサであって、スレッド選択回路（１０）と、発行情報バッファ（ＩＳＩＮＦ）等を備える。 - 特許庁 - The latch circuit and the processing circuit input in common the output of a clock buffer (101) which receives the external clock signal.
前記ラッチ回路と前記処理回路は前記外部クロック信号を受けるクロックバッファ（１０１）の出力を共通に入力する。 - 特許庁 - A selector 120 selectively connects an i-th output buffer 110, and i-th and i+1-th ports 100 (i=1 to N).
セレクタ１２０は、第ｉ出力バッファ１１０と第ｉ及び第ｉ＋１ポート１００（ｉ＝１〜Ｎ）を選択的に接続する。 - 特許庁 - An underlayer sheet laminating a buffer, a shielding material and a net in due order is so laid that the net becomes the upper surface.
下地上に、緩衝材と、遮蔽材と、ネットとを、この順に積層した下張りシートを、ネットが上面になるように敷設する。 - 特許庁 - A compressing memory having a fixed memory amount is allotted at a first page, and a remaining utilizable region is allotted to a band buffer (Fig. 3 (b)).
１ページ目で既定メモリ量の圧縮メモリを割当て、残りの利用可能領域をバンドバッファに割り当てる（図３（ｂ））。 - 特許庁 - The system is connected to the scan chain for operation so that a single scan data from the utility buffer is injected into the scan chain.
システムは、ユーティリティバッファからの単一のスキャンデータをスキャンチェーンに注入するために、スキャンチェーンに動作可能に接続される。 - 特許庁 - Then, the input side of the oscillation buffer 1 is connected to the feedback resistor 2 and application of trigger voltage is terminated.
その後、発振バッファ１の入力側と帰還抵抗２との間を接続すると共に、トリガ電圧の印加を終了する。 - 特許庁 - A DMA engine 412 keeps the descriptor prefetch buffer full by requesting multiple descriptors per transaction whenever possible.
ＤＭＡエンジン４１２は、可能な限り１つのトランザクション当たり複数のディスクリプタを要求し、ディスクリプタ・プリフェッチ・バッファを満杯に保つ。 - 特許庁 - To provide a method for evaluating insulation in an interface between a substrate and a buffer layer without destroying a semiconductor epitaxial crystal wafer.
半導体エピタキシャル結晶ウエハを破壊することなく、基板とバッファ層との界面の絶縁性を評価する方法の提供。 - 特許庁 - As the acidic buffer, an inorganic acid selected from phosphoric acid, pyrophosphoric acid, sodium bisulfate, potassium bisulfate, etc., is included.
酸性緩衝剤としては、リン酸、ピロリン酸、重硫酸ナトリウム、及び重硫酸カリウム等より選択される無機酸を含む。 - 特許庁 - A data processing function part acquires missing packet data from another receiving terminal at detection of the packet loss, and writes the packet data in the secondary buffer.
データ処理機能部は、パケットロス検出時、欠落したパケットデータを他の受信端末から取得し、二次バッファに書き込む。 - 特許庁 - The distributed multimedia server system 10 includes a buffer server and a disk server mutually connected by a cluster-to-cluster connecting network 51.
分散型マルチメディアサーバシステム１０は、クラスタ間接続ネットワーク５１によって互いに接続されたバッファサーバとディスクサーバを有する。 - 特許庁 - Next, the first opening part 8 is formed by removing the buffer layer 3 by the non-reactivity dry etching partially.
次いで、バッファ層３を部分的に非反応性ドライエッチングによって除去することによって第１の開口部８を形成する。 - 特許庁 - Next, by using a cell character conversion library recording part, the netlist by the cell is converted to a netlist by a function character and a buffer character.
次に、セルキャラクタ変換ライブラリ記録部を用いて、セルによるネットリストを、機能キャラクタとバッファキャラクタによるネットリストに変換する。 - 特許庁 - The two door curtains display a heat insulating effect necessary to maintain desirable cooling temperature with the heat insulating air buffer.
２つのドアカーテンは、断熱空気バッファーと共に、望ましい冷却温度を維持するために必要な断熱効果を奏させる。 - 特許庁 - To shorten an access time largely by increasing transfer speed of an address signal in a buffer circuit provided in a SRAM macro-cell.
ＳＲＡＭマクロセルに設けられたバッファ回路におけるアドレス信号の転送を高速化し、アクセス時間を大幅に短縮する。 - 特許庁 - To aim not to cause increase of a buffer RAM and not to spoil key touch feeling in an audio device having a communication line.
通信ラインを有するオーディオ装置において、バッファＲＡＭの増加や、キータッチフィーリングを損なわないことを目的とする。 - 特許庁 - To attain miniaturization and to prevent not only external effects but also a sneaked path or noise from an output buffer unit to an oscillation unit.
小型化を図るとともに、外部の影響だけでなく出力バッファ部から発振部への回り込みや雑音等を防ぐ。 - 特許庁 - To provide an output buffer incorporating a compensation circuit and a predriver and having a slew rate which is compensated against process variations.
補償回路とプリドライバを組み込んでおり、プロセス変動に対して補償されるスルーレートを有する出力バッファを提供する。 - 特許庁 - A clock switching section 8 supplies a clock signal CLK1 to a data processing section 6 and a frame buffer 4 based on the setting.
クロック切り替え部８は、その設定に基づいて、クロック信号ＣＬＫｌをデータ処理部６、およびフレームバッファ４に供給する。 - 特許庁 - A control section 11 transfers the necessary thinning waveform data WD1, WD2, WD3 to an input buffer 13 in accordance with the pitch information of control data CD.
制御部１１は制御データCDのピッチ情報に基づいて、必要な間引波形データWD1,WD2,WD3…を入力バッファ１３に転送する。 - 特許庁 - At the time of performing DC tests, a multiplexer 22 is switched to select an input terminal side and inputs an expected value to each output buffer 21.
テスト時、マルチプレクサ２２が入力端子側を選択するように切り替わり、各出力バッファ２１に期待値を入力する。 - 特許庁 - Data in a database 6 are processed through data image holding buffers in respective buffer pools 1 and 2 by an input/output means 7.
データベース６のデータは、入出力手段７を通して各バッファプール１、２内のデータイメージ保持バッファを経て処理される。 - 特許庁 - The AlNdN alloy serves as a buffer layer or a diffusion barrier for preventing mutual diffusion between the AlNd alloy and an amorphous silicon layer.
ＡｌＮｄＮ合金はバッファ層或いはＡｌＮｄ合金とアモルファスシリコン層の相互拡散を防止する拡散バリアとされる。 - 特許庁 - The device 111 modifies the packet and writes the modified packet in the write buffer 103, in accordance with to the packet write address.
パケット改変装置１１１は、パケットを改変し、改変したパケットをパケット書き込みアドレスに従ってライトバッファ１０３に書き込む。 - 特許庁 - An output signal from the EXOR circuit 3 is outputted through the buffer circuit 4 to the outside as a SIG (output signal).
ＥＸＯＲ回路３からの出力信号はバッファ回路４を介して外部へＳＩＧ（出力信号）として出力される。 - 特許庁 - To set a timing restriction which reflects delay time from a gated buffer to a register accurately with respect to enable logic.
ゲーテッドバッファからレジスタまでの遅延時間を的確に反映したタイミング制約をイネーブル論理に対して設定することができる。 - 特許庁 - A base layer 12, a superlattice buffer layer 13, a GaN layer 14 and a coating layer 15 are sequentially stacked on a substrate 11.
基板１１に順次、下地層１２、超格子バッファー層１３、ＧａＮ層１４、被覆層１５が積層形成されている。 - 特許庁 - A reversible decoder 12 decodes a conversion coefficient from an image compression signal (bit stream) temporarily stored in a storage buffer.
可逆復号器１２は、蓄積バッファに一時的に格納された画像圧縮信号（ビットストリーム）から変換係数を復号する。 - 特許庁 - The divided nondense directory is present in a memory subsystem including a coherence controller 450, a temporary state buffer, and an outside directory.
分割疎ディレクトリは、コヒーレンス制御装置、一時的状態バッファ及び外部ディレクトリを含むメモリ・サブシステム内に存在する。 - 特許庁 - This device is provided with a packet input 1, a packet queue group 2, a scheduler 3, a packet divider 4, a packet output 5 and a packet buffer 6.
パケット入力部１、パケットキュー群２、スケジューラ部３、パケット分割部４、パケット出力部５およびパケットバッファ６を備える。 - 特許庁 - The gate voltage of the light shielding phototransistor T0 becomes equal to that of the phototransistor T1 by the buffer amplifier Buf.
緩衝増幅器Ｂｕｆによって遮光フォトトランジスタＴ０のゲート電圧とフォトトランジスタＴ１のゲート電圧が等しくなっている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
