「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 268 269 270 271 272 273 274 275 276 .... 476 477 次へ＞- When the CPU 1 accesses a predetermined starting address at the time of starting, a starting control circuit 5 controls an external storage device interface 4 to read and transfer the starting program stored in the external storage device 2 to an external storage device buffer 6, and assigns the external storage device buffer 6 to an address space containing the starting address.
起動時に、ＣＰＵ１が所定の起動アドレスにアクセスしたとき、起動制御回路５が外部記憶装置インタフェース４を制御して、外部記憶装置２に格納されている起動プログラムを読み込んで外部記憶装置バッファ６へ転送し、その外部記憶装置バッファ６を起動アドレスを含むアドレス空間に割り当てる。 - 特許庁 - Each of input/output buffer cells 2 and 3 which are arranged around the chip of the semiconductor integrated circuit is provided with power supply pads 6 and 7 that receive at least either of first power supply voltage Vcc and second power supply voltage Vss to be supplied to an output buffer circuit 4, from the outside of the chip.
半導体集積回路のチップ周辺部に複数配置する入出力バッファセル２，３の夫々が、出力バッファ回路４に供給すべき第１電源電圧Ｖｃｃと第２電源電圧Ｖｓｓの少なくとも何れか一方の電源電圧をチップ外部から受け取るための電源パッド６，７を備える。 - 特許庁 - The output buffer 3 has a selector 20 on the front stage, and has the variable resistance part 12 in its on resistor, the inversion circuit 22 can select a signal to be input in an output buffer 6 by selector logic, inverts a data signal, and adjusts the pre-emphasis amount of a tap by a select signal of the selector logic.
出力バッファ３は、前段にセクレタ２０を有し、オン抵抗に可変抵抗部分１２を有しており、反転回路２２は、セレクタ論理により出力バッファ６に入力する信号を選択可能で、データ信号を反転し、そして、セレクタ論理のセレクト信号により、タップのプリエンファシス量を調整する。 - 特許庁 - The CPU 14 controls the driver 10 to read data required for different display on display devices 2-1-2-n from a disk 11, data divided by each display device are stored in the track buffer 12 and a reproduction sequence of the data to be reproduced next is checked from the data stored in the track buffer 12.
ＣＰＵ１４は、ドライブ装置１０を制御して表示装置２−１〜２−ｎに対して異なる表示を行うために必要なデータをディスク１１から読み取り、表示装置毎にデータを分けてトラックバッファ１２に蓄積するとともに、トラックバッファ１２に蓄積されたデータから、次に再生するデータの再生順序を調べる。 - 特許庁 - The image recording device comprises a printing buffer for storing printing data of an amount of columns related to the head tilting, an address management means for reading out corresponding data in accordance with the tilt of the writing head from the printing buffer, and a setting means for setting a size of the tilt of the head to be corrected to the address management means.
ヘッド傾きにかかるカラム分の印字データを格納する印字バッファと、前記印字バッファから記録ヘッドの傾きにあわせて、対応するデータを読み出すためのアドレス管理手段、および前記アドレス管理手段に対して、補正すべきヘッドの傾きの大きさを設定する設定手段とを備える。 - 特許庁 - The data constitutions, start addresses, and number of blocks of first and second data transfer can be designated, and the input and output of data at a buffer memory side of the second data transfer is started when the input and output of data at the buffer memory side of the first data transfer is completed, and the other input and output is made executable as the consecutive one.
第１及び第２のデータ転送のデータ構成、開始アドレス、ブロック数などを指定可能にし、第１のデータ転送のバッファメモリ側の入出力の完了時点で、第２のデータ転送のバッファメモリ側の入出力を開始し、他方の入出力は連続したものとして実行可能にする。 - 特許庁 - Each of threshold value discrimination devices 108-1 to n compares a likelihood calculated by each of corresponding likelihood computing units 106-1 to n with a threshold value stored in a threshold value buffer 109 and outputs a signal denoting the likelihood to a likelihood buffer 111 via a likelihood transmission bus 110 only when the likelihood is equal to the threshold value or over.
各閾値判定器１０８-1〜nは、対応する尤度計算器１０６-1〜nで計算された尤度と閾値バッファ１０９に格納されている閾値との大小比較を行い、尤度が閾値以上である場合にのみ当該尤度を示す信号を、尤度送信バス１１０を経由して尤度バッファ１１１に出力する。 - 特許庁 - In print data where 1 pixel is represented by 1 binary bit, print data at even dot position is converted into print data of small dot gray scale representation and stored in a first image buffer 14 whereas print data at odd dot position is converted into print data of intermediate dot gray scale representation and stored in a second image buffer 16.
１画素につき１ビットの２値表現された印刷データのうち、偶数ドット位置の印刷データを小ドットの階調表現された印刷データに変換して第１イメージバッファ１４に格納し、奇数ドット位置の印刷データを中ドットの階調表現された印刷データに変換して第２イメージバッファ１６に格納する。 - 特許庁 - Among the electron-hole pairs generated by the light excitation, the electrons are extracted from a buffer layer 204, an electron running layer 203 and electron extraction layer 202 to extract electrodes 105, 106, while the holes are extracted from a diffusion buffer layer 206 to ground electrodes 103, 104 and the lives of these electrons and holes are short, independent of the recombination life.
光励起で発生した電子・正孔対のうちの電子は緩衝層２０４，電子走行層２０３，電子取出層２０２から取出電極１０５，１０６に取り出され、正孔は拡散緩衝層２０６から接地電極１０３，１０４に取り出され、それら電子、正孔の寿命は再結合寿命に依存せず短い。 - 特許庁 - To obtain a wrist device such as a watch for improving the degree of freedom in cosmetic design, for example, by arranging a buffer projection part at a specific position even when a screw-type rear lid is provided, and at the same time reducing the dimensions of a buffer member and reducing the outer dimensions of the wrist device itself.
ねじ込み式裏蓋を有するものでも緩衝突部を所定位置に配置することができるとともに、緩衝部材の寸法を小さく設定してリスト装置自体の外形寸法を小さく設定する等、デザイン性における自由度を高めることを可能とする腕時計等のリスト装置を提供する。 - 特許庁 - A 1st column address buffer 392 and a 2nd column address buffer 393 generate a 1st SRAM column address signal iASC-1 and a 2nd column address signal iASC-2 according to an SRAM column address signal iASC and supply them to a 1st and a 2nd column decoder, which operate by turns.
第一の列アドレスバッファ３９２と第二の列アドレスバッファ３９３は、ＳＲＡＭ列アドレス信号ｉＡＳＣに基づき第一のＳＲＡＭ列アドレス信号ｉＡＳＣ−１と第二の列アドレス信号ｉＡＳＣ−２とを生成して、第一および第二の列デコーダに与え、これら列デコーダが交互に動作する。 - 特許庁 - The improved ionic conductor layer 23 comprises at least two ion transport layers 31, 33 and a buffer layer 32, wherein the at least two ion transport layers 31, 33 and the buffer layer 32 alternate within the ion conductor layer 23 such that the ion transport layers 31, 33 are in communication with a first and a second electrodes.
改善されたイオン伝導体層２３は少なくとも２つのイオン輸送層３１、３３及び緩衝層３２を含み、少なくとも２つのイオン輸送層３１、３３及び緩衝層３２は、イオン輸送層３１、３３が第１及び第２の電極と連絡するようにイオン伝導体層２３内で互い違いになっている。 - 特許庁 - The semiconductor device 1 has the semiconductor substrate 10, a buffer layer 20 which is formed on the semiconductor substrate 10 and made of the same material as the semiconductor substrate 10, a semiconductor growth layer 30 formed on the buffer layer 20, and the quantum structure 50 formed on the semiconductor growth layer 30.
半導体装置１は、半導体基板１０と、前記半導体基板１０上に形成され、前記半導体基板１０と同一材料からなるバッファ層２０と、前記バッファ層２０上に形成された半導体成長層３０と、前記半導体成長層３０上に形成された量子構造５０を有する。 - 特許庁 - Video is continuously read from the video buffer and decoded at a decoding speed higher than a frame rate of capture at a transmitting side, and audio is continuously read from the audio buffer and decoded so as to be delayed for video encoding delay at a decoding speed higher than the frame rate.
そして、送信側におけるキャプチャのフレームレートよりも速い復号速度でもって、映像用バッファから映像を連続的に読み出して復号するとともに、そのフレームレートよりも速い復号速度でもって、映像の符号化遅延分遅らせる形で音声用バッファから音声を連続的に読み出して復号する。 - 特許庁 - The controller 100, which generally manages and controls the respective sections of the decoding device, is constituted to prevent the PCM data stored in the output buffer 30 from being depleted by detecting the residual amount of the PCM data accumulated in the output buffer 30 and controlling the decode processing in the decoder 20 according to the detection result.
制御部１００は、当該復号装置の各部を統括して制御するものであって、出力バッファ３０に蓄積されるＰＣＭデータの残量を検出し、この検出結果に応じて、デコーダ２０におけるデコード処理を制御して、出力バッファ３０に記憶されるＰＣＭデータが枯渇しないようにしたものである。 - 特許庁 - The the first voltage source 8 is added to the first integrated circuit 6, the second voltage source 9 is added to the second integrated circuit 7, and outputs therefrom are input into the measuring instrument 15 through the measured output switching relay 14, via the first input switching relay 10 and the third buffer 12, the second output switching relay 11 and the fourth buffer 13.
第１集積回路６には第１電圧源８を、第２集積回路７には第２電圧源９を追加し、この出力が第１出力切換リレー１０と第３バッファ１２及び第２出力切換リレー１１と第４バッファ１３を経て、被測定出力切換リレー１４を通して測定器１５に入力する。 - 特許庁 - In the case of transferring one image through division, the capacity equivalent to the division transfer amount to the HDD is reserved for the buffer area, and in the case of batch transfer, the capacity equivalent to the batch transfer amount is reserved for the buffer area so as to optimize (transfer in the shortest time and effective utilization of the storage area) each transfer operation.
1画像を分割転送する場合にバッファ領域として、ＨＤＤへの分割転送量に相当する容量を、又一括転送する場合に一括転送量に相当する容量を確保するようにし、各転送動作の最適化（最短時間で転送、記憶領域の有効利用）を図る。 - 特許庁 - The device is provided with a latch circuit latching that the device is in a burst write operation state and a first buffer circuit taking in a first control signal while being synchronized with the synchronizing signal, the first control signal is the signal which commands the exit of the burst write operation, and is taken-in in the first buffer circuit to perform resetting of the latch circuit.
バースト書き込み動作の状態にあることをラッチするラッチ回路と、第１制御信号を同期信号に同期して取り込む第１バッファ回路とを備えて、第１制御信号はバースト書き込み動作のイグジットを指令する信号であり、第１バッファ回路に取り込まれてラッチ回路をリセットする。 - 特許庁 - The level holding circuit is provided with a buffer amplifier circuit 1 wherein signals are inputted to a noninverted input terminal 5, and two holding circuit parts 2 and 3 whose input terminal is connected to the output terminal 7 of the buffer amplifier circuit 1 and which hold the maximum value or minimum value of signals outputted from the output terminal 7.
レベル・ホールド回路は、非反転入力端子５に信号が入力されるバッファアンプ回路１と、入力端子がバッファアンプ回路１の出力端子７に接続され、この出力端子７から出力された信号の最大値又は最小値を保持する２つのホールド回路部２，３とを有する。 - 特許庁 - A network interface 101 to a network 105 of packet communication is connected with the microprocessor 100 via a first data buffer 101B and a bus 103, and a control register 102C and a second data buffer 102B to be used for encryption, decryption and message authentication are connected with the microprocessor 100 via the bus 103.
パケット通信のネットワーク１０５に対するネットワークインターフェイス１０１が第１のデータバッファ１０１Ｂおよびバス１０３を介してマイクロプロセッサ１００に接続され、暗復号・メッセージ認証に使用する制御レジスタ１０２Ｃおよび第２のデータバッファ１０２Ｂがバス１０３を介してマイクロプロセッサ１００に接続される。 - 特許庁 - The monitor 20 receives the first packets and the second packet, stores them in a first input buffer 22, specifies the second packet by reading the packet from the first input buffer 22 at the set bit rate and detecting the data length, and matches its own V sync timing with the read timing of the second packet.
モニタ２０は、第１パケット及び第２パケットを受信して第１入力バッファ２２に蓄積するとともに、当該第１入力バッファ２２から設定されたビットレートでパケットを読み出してデータ長を検出することによって、第２パケットを特定し、自身のＶシンクタイミングを、その第２パケットの読み出しタイミングに一致させる。 - 特許庁 - A single crystal film having good quality can be formed on a polycrystalline substrate by an epitaxial growth method where a buffer layer is formed by heat-treating the surface of the substrate in arsin atmosphere or a polycrystalline buffer layer is formed at a temperature low enough not to start epitaxial growth of a single crystal.
そのための成長方法として、基板表面をアルシン雰囲気での熱処理することによるバッファ層、あるいは、通常単結晶が成長しない程度の低温での多結晶体バッファ層を形成することにより、多結晶体基板上に良質な単結晶膜を形成することができる。 - 特許庁 - This device is composed of a first processor 1, a second processor 2 and a shared memory 3 shared thereby, the shared memory 3 is provided with N first buffer blocks 6-1 to 6-N and N second buffer blocks 7-1 to 7-N, and data are exchanged between the first processor 1 and the second processor 2 through the shared memory 3.
第１プロセッサ１と、第２プロセッサ２と、これらが共有する共有メモリ３とからなり、共有メモリ３はＮ個の第１バッファブロック６−１〜６−ＮとＮ個の第２バッファブロック７−１〜７−Ｎを備え、共有メモリ３を介して第１プロセッサ１と第２プロセッサ２との間でデータを交換する。 - 特許庁 - An insulator buffer layer 2 is composed of HfO_2+u or Hf_1-xAl_2xO_2+x+y to reduce the leakage current from both of the insulation buffer layer 2 and a ferroelectric 3 and to provide a memory transistor which retains data for a good long time.
これは主として、バッファ層及び強誘電体のリーク電流が大きいため、強誘電体が記憶した電気分極を遮蔽するように強誘電体とバッファ層の界面付近に電荷が蓄積されトランジスタのソースドレイン間の電気伝導を強誘電体の電気分極が制御できなくなるためである。 - 特許庁 - The respective coupling tubes 70 are arranged spaced apart in the extending direction of the buffer tube 50 and are continuously arranged in the condition displaced from the water flowing in part 54 to which the water feeding tube 29 in the buffer tube 50 are connected and continuously arranged in the position displaced from the continuously arranging position of the respective ice making water spraying tubes 41 in the distributing tube 60.
各連結管７０は、バッファ管５０の延在方向に離間して配置され、該バッファ管５０における送水管２９が連結される水流入部５４からずれた部位に連設されると共に、分配管６０における各製氷水散水管４１との連設部位からずれた部位に連設される。 - 特許庁 - A schedule control portion 106 decides an advance read schedule (advance read quantity, advance read time interval) of a media data to be next reproduced, based on a receiving buffer reduction rate input from a receiving buffer observation processing portion 107, and outputs a data acquisition requiring command to a data requirement processing portion 102 according to the advance read schedule.
スケジュール制御部１０６は、受信バッファ観測処理部１０７から入力された受信バッファ減少速度に基づいて、次に再生するメディアデータの先読みスケジュール（先読み量、先読み時間間隔）を決定し、この先読みスケジュールに従ってデータ取得要求コマンドをデータ要求処理部１０２に出力する。 - 特許庁 - A blocking brightness extension processing module 20 performs a blocking brightness extension process on each pixel of an image which is either a 360-degree all-round input image (Pa) of an elliptical surface stored in an image buffer memory 13 or a clipped image (object image) stored in an object image buffer memory 19 and is output for display.
ブロッキング輝度伸張処理部２０は、画像バッファメモリ１３に記憶された楕円面の３６０°全周入力画像（Ｐａ）とオブジェクト画像バッファメモリ１９に記憶された切り出し画像（オブジェクト画像）を処理対象に、表示出力する画像に対して画素単位のブロッキング輝度伸張処理を実施する。 - 特許庁 - This aqueous gel is an aqueous gel of a polysaccharide including a buffer controlling pH of the aqueous gel ≥pH 5 and can be produced by compounding the buffer controlling the pH of the aqueous gel to be ≥pH 5 into an aqueous sol of the polysaccharide and gelling.
多糖類の水性ゲルに、該水性ゲルのｐＨをｐＨ５以上の範囲のｐＨに調整する緩衝剤が含有されていることを特徴とする水性ゲル剤であり、これは、多糖類の水性ゾルに、水性ゲルのｐＨをｐＨ５以上の範囲のｐＨに調整する緩衝剤を配合し、その後ゲル化することにより製造できる。 - 特許庁 - The compound semiconductor device having the AlInAs buffer layer as the first compound semiconductor layer on the substrate and the second compound semiconductor layer on the first compound semiconductor layer is constituted by adjusting the film thickness of the AlInAs buffer layer to ≥1 μm.
基板上に、第１の化合物半導体層としてＡｌＩｎＡｓバッファ層を有し、前記第１の化合物半導体層上に第２の化合物半導体層を有する化合物半導体素子において、前記のＡｌＩｎＡｓバッファ層の膜厚を１μｍ以上として化合物半導体素子を構成する。 - 特許庁 - A format/reduction conversion part 12 which receives the format/reduction switching signals 59 and 60 switches the format and image size of image data to be outputted to the main buffer 9 and sub buffer 10 on the basis of the signals and outputs them as main image data signals 57 and sub image data signals 58 for the respective buffers.
フォーマット／縮小切り換え信号５９，６０を受けたフォーマット／縮小変換部１２は、この信号を元にメインバッファ９およびサブバッファ１０に出力する画像データのフォーマットおよび画像サイズを切り換え、夫々のバッファ用にメイン画像データ信号５７、サブ画像データ信号５８として出力する。 - 特許庁 - Image data continuously obtained through a CCD 23 are stored in predetermined volume into a buffer memory (DRAM 31) as frame images of a motion picture and when a photographing timing is instructed, a series of frame images including frame images stored in the buffer memory a predetermined before are stored in a memory 38 as motion picture data.
ＣＣＤ２３を通じて連続的に得られる画像データを動画のフレーム画像としてバッファメモリ（ＤＲＡＭ３１）に所定容量分記憶し、撮影タイミングが指示されたときに、その所定時間前にバッファメモリに記憶されたフレーム画像を含む一連のフレーム画像を動画データとしてメモリ３８に記録する。 - 特許庁 - As the buffer solution, used in contact with an action electrode used in the specific detection of the substance to be inspected using the photocurrent generated by the optical excitation of the sensitizing dye, a buffer solution that does not containing a buffering agent not containing a carboxyl group, a phosphate group and an amino group and a solvent, is used.
増感色素の光励起により生じる光電流を用いた被検物質の特異的検出に用いられる作用電極との接触下で使用される緩衝溶液として、カルボキシル基、リン酸基、およびアミノ基を含まない緩衝剤と、溶媒とを含んでなる緩衝溶液を用いる。 - 特許庁 - To provide a printer into which an information recording card can be inserted, that can eliminate a buffer owned by a conventional printer by using an information unrecorded part of an inserted information recording card as a buffer area to be used when printing is performed by being transferred with data on a host.
情報記録カードを挿入可能なプリンタであって、これをホスト上のデータの転送を受けて印刷を行う際に、印刷時に使用するバッファ領域として、挿入されている情報記録カードの情報未記録部分を使用することで、従来のプリンタが持っていたバッファを無くすことができるプリンタを提供する。 - 特許庁 - The optical fiber cord is successively provided with a fiber buffer layer consisting of high-tension fibers and a plastic sheath on a coated optical fiber or coated optical fiber ribbon, in which the fiber buffer layer is subjected to a flame-resisting treatment by a non-halogen flame retardant in the form of powder.
光ファイバ心線或いは光ファイバテープ心線上に、順次高抗張力繊維からなる繊維緩衝層、プラスチックシースを設けた光ファイバコードにおいて、少なくとも前記繊維緩衝層は、粉末状のノンハロゲン難燃剤によって難燃化処理が施されている難燃性光ファイバコードとすることによって、解決される。 - 特許庁 - An arithmetic check circuit 16 receives the PWM duty output from the arithmetic means 15 within a prescribed time in each control period, and if a difference between the PWM duty and a PWM duty held in a buffer circuit 17 is below a criterion value, transfers the PWM duty to the buffer circuit 17.
演算確認回路１６は、各制御周期において規定時間内に演算手段１５からＰＷＭデューティが出力され、そのＰＷＭデューティとバッファ回路１７に保持されているＰＷＭデューティとの差分が判定値未満の場合には、そのＰＷＭデューティをバッファ回路１７に転送する。 - 特許庁 - The power transmission device for the small-sized vehicle comprises a starting clutch mechanism 10 and an input torque buffer mechanism 9 arranged on a gearbox shaft 1 so that the power of a prime mover is transmitted directly thereto via the input torque buffer mechanism 9 and the starting clutch mechanism 10 in sequence.
小型車両の動力伝達装置において、変速機軸１上に発進クラッチ機構10と入力トルク緩衝機構９とが配置され、原動機からの動力が上記入力トルク緩衝機構９および発進クラッチ機構10を順次介して直列に伝達されることを特徴とする小型車両の動力伝達装置。 - 特許庁 - The node 2 includes an arithmetic processing unit 14 for generating transmission data to the another node, a transmission buffer 32 for storing the transmission data 200, and a transmission control circuit 31 for transmitting, when performing half duplex communication, the transmission data 200 to the another node after keeping the transmission data 200 stored by the transmission buffer 32 waiting for a predetermined period.
ノード２は、他のノードへの送信データを生成する演算処理装置１４と、送信データ２００を保持する送信バッファ３２と、半二重通信を行なう際、送信バッファ３２が保持する送信データ２００を所定の期間待機させた後、他のノードに送信する送信制御回路３１とを備える。 - 特許庁 - History capacitors 153 and 155 are connected to the front stage of a switched capacitor filter 160 for every system, buffer capacitors 173 and 175 are connected to the rear stage of the switched capacitor filter 160, and the history capacitors and the buffer capacitors connected to a rotation capacitor of the switched capacitor filter 160 are switched for every input time-division system.
スイッチトキャパシタフィルタ１６０の前段に系統毎にヒストリキャパシタ１５３，１５５を接続し、スイッチトキャパシタフィルタ１６０の後段に系統毎にバッファキャパシタ１７３，１７５を接続し、スイッチトキャパシタフィルタ１６０のローテーションキャパシタと接続するヒストリキャパシタ及びバッファキャパシタを入力している時分割系統毎に切り替える。 - 特許庁 - A plurality of foamed synthetic resin plates 3 are installed on a concrete floor slab 1 surface directly or through a buffer material, and a wooden surface finishing material 5 is laid on that upper surface directly or through the buffer material in the execution method for the concrete floor.
そうした状況下、労力を削減し、断熱性能を向上させること、および、シックハウス等の住環境問題が重要視される中、生じてきたところの、合板中に生存する虫が室内に這い出してくるといった問題等を解決するために、合板を用いないで、コンクリート床に優れた木質床仕上げを行う。 - 特許庁 - To provide a means for generating an analog S-letter smooth speed command that is not abbreviated, and a means for generating an S-shaped smooth buffer speed command, and generate an S-letter smooth buffer position command used for fixed-point computers having low calculation power and a small number of bits.
本発明は、本当の、簡略でないアナログのＳ字の滑らかな速度指令を発生させる手段と、Ｓ字の滑らかなバッファ速度指令を発生させる手段と、計算力が低くビットが少ない固定小数点の計算機用に使用される、Ｓ字の滑らかなバッファ位置指令を発生させる装置を提供する。 - 特許庁 - To perform redundant switching without instantaneous outage of data communication in an ATM exchanging device to perform scheduling control of cell outputs which mutually differ from each output queue regarding switching of a redundant system switch without instantaneous outage and switching of redundant cell buffer without instantaneous outage in the ATM exchanging device of output buffer type.
出力バッファ型のＡＴＭ交換装置における無瞬断冗長系スイッチ切替え及び無瞬断冗長セルバッファ切替えに関し、各出力キューで各々異なるセル出力のスケジューリング制御を行うＡＴＭ交換装置において、データ通信の瞬断無しに冗長切替えを行う。 - 特許庁 - The liquid reagent for measuring a very small amount of albumin in the liquid sample contains an indicator having a chemical structure represented by the chemical formula 1, at least one of a citric acid buffer solution adjusted to 1.0-3.0 in pH and an acetic acid buffer solution and a nonionic interface activator.
液体試料中の微量アルブミンを測定するための液状試薬であって、化学式１で示される化学構造を有する指示薬と、ｐＨを１．０〜３．０に調整したクエン酸緩衝液および酢酸緩衝液のうちの少なくとも一方の緩衝液と、非イオン性界面活性剤と、を含ませた。 - 特許庁 - To provide a foil resistor where buffer coat liquid efficiently flows in almost whole faces of a connection terminal and a foil resistor, the whole faces are buffer-coated, heat influence of exterior molding is prevented, and movement of the foil resistor and a terminal at the time of exterior molding can securely be inhibited.
本発明は接続端子部や箔抵抗体のほぼ全面に効率よくバッッファコート液が流れて、全面をバッファコートして、外装モールドの熱影響を受けるのを防止するとともに、外装モールド時に箔抵抗体と端子とが移動するのを確実に阻止することができる箔抵抗器を得るにある。 - 特許庁 - An audio output controller 54f reads out audio signals decoded by an audio decoder 54d and stored in a decoded audio buffer 54e; sends the audio signals to a D/A converter 25 to output them from a loudspeaker; and monitors the quantity of audio signals stored in the decoded audio buffer 54e.
音声出力制御部５４ｆは、音声復号部５４ｄによって復号され、復号音声バッファ５４ｅに記憶された音声信号を読み出して、Ｄ／Ａ変換部２５に送ることによってスピーカから出力させると共に、復号音声バッファ５４ｅに記憶された音声信号の量を監視する。 - 特許庁 - Then, an up/down counter circuit 52 controls an output buffer size on the basis of the compared result of the voltage comparator circuit 51 synchronously with the system clock CK and in a specified operating state such as read, write or Nop activating an OE signal, an updating control register circuit 53 updates output buffer size data.
そして、アップ／ダウンカウンタ回路５２は、システムクロックＣＫに同期して、電圧比較回路５１の比較結果に基づいて出力バッファサイズを制御し、更新制御レジスタ回路５３は、ＯＥ信号が活性化するリードやライトあるいはノップ（Ｎｏｐ）といったの特定のオペレーティング状態になると、出力バッファサイズデータを更新する。 - 特許庁 - Between the buffer layer and the emitter electrode, a buffer resistor 14 is inserted, and its resistance value is set smaller than that, which increases the voltage between the gate and emitter by the negative capacitance of the gate during a period of charging between the gate and collector by the voltage applied between the gate and emitter, when turning on the device.
バッファ層とエミッタ電極との間にバッファ抵抗１４が挿入され、その抵抗値は、装置のターンオンの際に、ゲート・エミッタ間印加電圧によりゲート・コレクタ間を充電する期間において、ゲートの負性容量によりゲート・エミッタ間電圧の上昇を生じさせる抵抗値よりも小さくなるように設定される。 - 特許庁 - After all of the writing data transferred from a host computer 3 are stored into a buffer memory 29 of the optical disk drive 2 having a memory capacity above the data quantity writable to the optical disk 1, the writing data stored into this buffer memory 29 is written to the optical disk 1 according to the writing command from the host computer 3.
ホストコンピュータ３から転送された書き込みデータを光ディスク１に書き込み可能なデータ量以上の記憶容量を有する光ディスクドライブ２のバッファメモリ２９に全て記憶した後、そのバッファメモリ２９に記憶された書き込みデータをホストコンピュータ３からの書き込み指令に応じて光ディスク１に書き込む。 - 特許庁 - Pixel data generated with a plotting parameter generating part 1 are stored in a data buffer 8, and the pixel data from the data buffer 8 are read from or written to a frame memory 3 by using the maximum number of pixels in parallel with an x axis direction read from a table 6 on the basis of the coordinates of a line segment generated with a line segment coordinate generating part 5.
描画パラメータ生成部１で生成したピクセルデータをデータバッファ８に格納し、そのデータバッファ８からのピクセルデータを、テーブル６から読み出したｘ軸方向に平行な最大数のピクセル数で、線分座標生成部５により生成した線分の座標に基づいて、フレームメモリ３に対してリード／ライトする。 - 特許庁 - In the EL display element, a laminated film of a luminous layer 12 and a buffer layer 9 having carrier transportation ability is pinched by a first electrode 4 and a second electrode 14, and one of the first and the second electrode is formed on a substrate 2, and the buffer layer is made of at least an organic-solvent soluble polymer and a photo-oxidation initiator.
発光層１２と、キャリア輸送能を有するバッファ層９との積層膜が第１の電極４および第２の電極１４で挟持されかつ第１および第２の電極の内の一方が基板２上に形成され、バッファ層が少なくとも有機溶剤溶解性ポリマーと光酸発生剤からなっている。 - 特許庁 - A buffer mechanism part 24 for guiding the intermediate transfer body 18 is provided between the primary transfer record means 15 and the retransfer means 60, and the buffer mechanism part 24 is provided with a tension applying part 40 applying designated tension on the intermediate transfer body 18 and tension is switched by the tension applying part 40.
１次転写記録手段１５と再転写手段６０間には、この中間転写体１８を案内するためのバッファ機構部２４を備え、バッファ機構部２４には中間転写体１８へ所定のテンションを付与するテンション付与部４０が設けられ、このテンション付与部４０によりテンションを切換え得るようにした。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
