「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 271 272 273 274 275 276 277 278 279 .... 476 477 次へ＞- When the buffer 5 is fully compressed, stranded wires of each coiled portion of the spring are in contact with each other on an inclined line against a vertical line on the cross section.
これによりばね緩衝器５の全圧縮状態で、ばねの各コイル状部の素線が横断面において鉛直線に対し傾斜線上で相互に接触する。 - 特許庁 - The memory 1 is provided with a memory array 10, an address conversion table 20 and a CAS buffer 30 and the memory array 10 is divided into plural pages 11 each of which consists of several tens kilobytes to several hundreds kilobytes.
メモリ１に、メモリアレイ１０、アドレス変換テーブル２０、ＣＡＳバッファ３０を設け、メモリアレイ１０を数十キロバイトから数百キロバイトのページ１１に分割する。 - 特許庁 - As a result, the inconvenience of causing pulsating current by the generation of the vapor phase component when feeding the liquid fuel to the following step can be prevented without setting the volume of the buffer tank 123 large.
バッファタンク１２３の容量を大きく設定しなくても後段への供給時に気相分の発生による脈流が生じる不都合を防止できる。 - 特許庁 - When an answer to the received data is returned to the transmission source according to the interpretation result of the print data, the answer content is written to a transmission buffer 207, and stored in the HDD 23.
印刷データの解釈結果により送信元に受信データの応答を返す場合は、応答内容を送信バッファ２０７に書き込み、ＨＤＤ２３に保存する。 - 特許庁 - It is possible to easily determine whether locational displacements between the end of the diaphragm 2 and the end of the strength reinforcing buffer film 37 have occurred by the scale pattern 38.
ダイヤフラム２の端部と、強度補強緩衝膜３７の端部との間に位置ずれが発生していないか否かを目盛パターン３８により容易に判断することができる。 - 特許庁 - The intermediate on-off valve 7 is closed and the inlet on-off valve 4 is opened, and, when a predetermined amount of gas is introduced into the buffer vessel section 5, the inlet on-off valve 4 is closed.
中間開閉弁７を閉じ入口開閉弁４を開き、緩衝容器部５内に所定量のガスを導入されたならば入口開閉弁４を閉じる。 - 特許庁 - When a receiving control unit 141 receives multi-cast packets through ports 132-1 to 132-n, the receiving control unit 141 lets a buffer 144 store the received multi-cast packets.
受信制御部１４１は、ポート１３２−１乃至１３２−ｎを介してマルチキャストパケットを受信した場合、受信したマルチキャストパケットをバッファ１４４に蓄積させる。 - 特許庁 - A node address correspondence means 1a-6, when a memory address is input, outputs a node address corresponding to a data buffer 1a-3-2a-n including the memory address.
ノード番地対応手段１ａ−６は、メモリ番地を入力されると、該メモリ番地を含むデータバッファ１ａ−３−２ａ〜ｎと対応づけられたノード番地を出力する。 - 特許庁 - A bottom of the buffer tank 3 is formed almost in a staircase pattern, and the ink in an ink cartridge 2 is supplied to a lower side of a staircase-patterned part by an ink lead-in pipe 51.
バッファタンク３の底部は、略階段状に形成されており、インクカートリッジ２内のインクは、インク導入管５１によって階段状部の下段側に供給される。 - 特許庁 - In a test mode, test data TD are transmitted to an output buffer circuit synchronizing with the PS conversion control signal PSCLK 2 utilizing the path of real data RD2.
テスト・モード時には、テスト・データＴＤをリアル・データＲＤ２のパスを利用してＰＳ変換制御信号ＰＳＣＬＫ２に同期させて出力バッファ回路に伝送する。 - 特許庁 - An AlxGayInzN (0≤x≤1, 0≤y≤1, 0≤z≤1 and x+y+z=1) semiconductor layer 3 is grown by using an impurity added ZnO buffer layer 2 on a Si substrate 1.
Ｓｉ基板上１に不純物添加したＺｎＯバッファ層２を用いてＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１， ０≦ｙ≦１， ０≦ｚ≦１， ｘ＋ｙ＋ｚ＝１）系半導体層３を成長する。 - 特許庁 - That is, when the amount of correction of the pulse width is relatively short, the correction of the pulse width is performed only by a delayed time (0-3 ns) with the delay buffer 84 for fine correction.
つまり、パルス幅の補正量が比較的に短い場合には、微補正用のディレイバッファ８４による遅延時間（０〜３ｎｓ）のみによってパルス幅補正を行う。 - 特許庁 - A bit line of a memory cell array 1 is provided with a page buffer 2 for holding data of one page to be written in a non-volatile memory cell selected by a page address signal.
メモリセルアレイ１のビット線には、ページアドレス信号により選択される不揮発性メモリセルに書き込むべき１ページ分のデータを保持するためのページバッファ２が設けられる。 - 特許庁 - On the basis of a drawing instruction from a display CPU 72, a VDP 76 reads image data and generates drawing data in a frame buffer 82 using the read image data.
ＶＤＰ７６では表示ＣＰＵ７２からの描画指示に基づいて、画像データを読み出し、その読み出した画像データを用いてフレームバッファ８２に描画データを作成する。 - 特許庁 - A recessed part 13a where its projecting part 10a is engaged is formed at the buffer member 13, and at the same time a groove 13d where the projecting part 12a is fitted is formed.
緩衝部材１３にはその凸部１０ａが嵌入する凹部１３ａを形成するとともに、凸部１２ａが嵌合する溝１３ｄを形成してなる。 - 特許庁 - A column address signal RAD that is delayed by a delay circuit BDL in a column address buffer RAB changes in a period when the word line enable signal WLE is at an L level.
行アドレスバッファＲＡＢ内の遅延回路ＢＤＬにより遅延された行アドレス信号ＲＡＤは、ワード線活性化信号ＷＬＥがＬレベルである期間に変化する。 - 特許庁 - To effectively proceed recording operation when buffer under-run occurs at the time of recording information data to an optical information recording medium recordable thereon.
記録可能な光学的情報記録媒体に対する情報データの記録の際、バッファアンダーランが発生したときの記録動作を効率良く進められるようにする。 - 特許庁 - Then, the α value of the decided irradiation source decision region E10 is extracted and sampled from the frame buffer, and enlarged or reduced to the size of 16 dots×16 dots.
次いで、決定した照射源判定領域Ｅ１０のα値をフレームバッファから抽出してサンプリングし、１６ドット×１６ドットの大きさに拡大又は縮小する。 - 特許庁 - To improve a throughput by lessening a burden to a CPU on the occasion of an OR write or a clear read and shortening a time required for a development process to an image buffer.
オアライトやクリアリードにおけるＣＰＵの負担を軽減すると共に、イメージバッファへの展開処理に要する時間を短縮し、以てスループットを向上させること。 - 特許庁 - An analog buffer 2 is equipped with an amplifier 3 in which an input terminal 31 is grounded virtually, a pair of sample hold capacitors CHOLDA and CHOLDB, a sampling switching means, and an output switching means.
アナログバッファ２は、入力端子３１が仮想接地されたアンプ３、一対のサンプルホールドコンデンサＣＨＯＬＤＡ，ＣＨＯＬＤＢ、サンプリング切り替え手段および出力切り替え手段を備える。 - 特許庁 - To prevent the entry of foreign matter such as water or sands into a space between the recess of a lower bracket supported to a vehicle side and a buffer to be fitted to the recess and supporting an engine.
車体側に支持された下部ブラケットの凹部と、凹部に嵌入されてエンジンを支持する緩衝体との間に水や砂などの異物が入り込まないようにする。 - 特許庁 - A data array part 11A has a memory 11AA including a plurality of first word lines and a first sense amplifier, a DQ buffer 11AB performs write-in/read-out for the memory 11AA.
データアレイ部１１Ａは複数の第１ワード線と第１センスアンプを含むメモリ１１ＡＡを有し、ＤＱバッファ１１ＡＢはメモリ１１ＡＡに対し書き込み／読み出しを行う。 - 特許庁 - When the video signal is reproduced, the digital video data is read out simultaneously from the file 1 of the HDD 55 and the file 2 of the HDD 56 and stored, respectively, in the buffer memories 72 and 73.
ビデオ信号の再生では、ＨＤＤ５５のファイル１とＨＤＤ５６のファイル２から同時にディジタルビデオデータが読み出され、それぞれバッファメモリ７２、７３に蓄えられる。 - 特許庁 - To efficiently utilize a reference image buffer, reduce band width of an external memory, increase speed of motion compensation decoding processing, and reduce a circuit scale.
効率的な参照画像バッファの利用を可能とし、外部メモリのバンド幅の低減と、動き補償復号化処理の高速化および回路規模の削減を実現する。 - 特許庁 - To provide a digital data modulation apparatus in which throughput of a data modulation circuit is improved, its operational frequency is suppressed and throughput-one-clock is realized to eliminate an output buffer.
データ変調回路のスループットを改善し、回路の動作周波数を抑えると共に、スループット１クロックを実現し出力バッファのないデジタルデータ変調装置を提供する。 - 特許庁 - To provide a post-mounting hydrophilic mirror which is surely mountable, contributes to the reduction of the thickness of a packing box and does not hinder the hydrophilicity by the volatile components included in a buffer material.
確実に取り付け可能な、梱包箱厚みを低減させ、緩衝材に含まれる揮発性成分による親水性阻害の無い、後付用親水性鏡を提供する。 - 特許庁 - To reproduce streaming data without generating underflow and overflow even in a small buffer, and to shorten a time for providing content at the time of operating a remote controller.
小さなバッファでもアンダーフロー、およびオーバーフローを発生させずにストリーミング・データを再生するとともに、リモコン操作時のコンテンツ提供に係る遅延時間を短縮する。 - 特許庁 - To realize stable operation without high machining accuracy or assembly accuracy, and to reduce the cost in a hydraulic buffer having the position dependency in the compression side damping force.
圧側減衰力に位置依存性を具備せしめた油圧緩衝器において、高い加工精度、組付精度を必要とすることなく安定動作でき、コスト低減できること。 - 特許庁 - To improve driving capability, and to adjust timing by inserting a buffer without increasing the congestion of wiring at an operation processing part and without changing the layout of circuit elements.
演算処理部の配線混雑度を増大せず、かつ、回路素子の配置を変更せずにバッファを挿入して駆動能力改善およびタイミング調整を行う。 - 特許庁 - To provide a DMA control method that can execute DMA in an appropriate sequence to reduce the amount of input/output buffer necessary during the processing of streaming data.
適切な順序でＤＭＡを実行し、ストリーミングデータの処理時に必要な入出力のバッファ量を削減することのできるＤＭＡ制御方法を提供すること。 - 特許庁 - The buffer 201 outputs a high signal for every semiconductor switching element of upper and lower arms as a control signal when there is an input of a three-phase open signal and a three-phase short signal.
バッファ２０１は、３相オープン信号や３相ショート信号の入力があるとhigh信号を制御信号として上下アームの半導体スイッチング素子毎に出力する。 - 特許庁 - This printer 4 is equipped with a so-called reservation printing function which executes a printing job conforming to a printing designated time, and printing job data is stored in a read-ahead buffer 51.
プリンタ４は，印刷指定時刻に基づいて印刷ジョブを実行する，いわゆる予約印刷機能を備えるものであり，印刷ジョブデータが先読みバッファ５１に保存される。 - 特許庁 - An abutting position between a buffer member 75 of the rod 7 and the stopper surface is set in the range of interval W of the guide surface 421, when viewed in the reciprocating direction X.
往復動方向Ｘから見たとき、ガイド面４２１の間隔Ｗの範囲内に、ロッド７の緩衝部材７５とストッパ面との当接位置を設定する。 - 特許庁 - Then the potential-zero detecting circuit 13 serially connected to the resistance R2 detects that the terminal V4 is grounded and turns off the buffer S4.
抵抗Ｒ２に直列に接続された電位零検出回路１３が、端子Ｖ４が接地されたことを検出し、この電位零検出回路１３は、バッファＳ４をＯＦＦとする。 - 特許庁 - When a one-band portion of image data is stored in the buffer, print data obtained by describing the data in a prescribed page description language is generated and is transmitted to a printer 20.
そして、当該バッファ内に１バンド分の画像データが蓄積されると、そのデータを所定のページ記述言語で記述した印刷データを生成しプリンタ２０へ送信する。 - 特許庁 - To provide a road-vehicle communication method and a road-vehicle communication apparatus for attaining reduction in a load of a CPU and omitting a buffer for temporarily storing data.
ＣＰＵの負荷の軽減を図れるとともに、データを一時的に蓄積するためのバッファを省くことができる路車間通信方法及び路車間通信装置を提供する。 - 特許庁 - A pre-buffer 58 is configured to connect a control signal voltage change adjustment circuit 59 between an internal output node 14 and a drain of a PMOS transistor 10.
プリバッファ５８は、内部出力ノード１４とＰＭＯＳトランジスタ１０のドレインとの間に制御信号電圧変化調整回路５９を接続する構成とする。 - 特許庁 - In an integrated circuit device incorporating an input buffer as disclosed, two (or more) input buffers may be utilized per device input pin.
開示されるような入力バッファを組み込んだ集積回路装置では、デバイスの入力ピン当たり２つ（又は２を超える）の入力バッファが利用される場合がある。 - 特許庁 - In the AR 32, a packet discard rate is obtained based on the resident packet amount and the residual amount of a buffer, and the packet to the MN 11 is discarded according to the packet discard rate.
ＡＲ３２では、滞留パケット量とバッファ残量とに基づいてパケット廃棄率を求めて、パケット廃棄率に応じてＭＮ１１宛のパケットを廃棄する。 - 特許庁 - A Write/Read pointer generating part 41 generates a Write pointer for writing data into the data output buffer and a Read pointer for reading out data.
Ｗｒｉｔｅ／Ｒｅａｄポインタ生成部４１は、データ出力バッファにデータを書き込むためのＷｒｉｔｅポインタ、データを読み出すためのＲｅａｄポインタを生成する。 - 特許庁 - Furthermore, a horizontal member 35 is suspended on the fitting cylinders 31a, 32a, and a hydraulic buffer 37 is suspended and fixed between the horizontal member 35 and a rear wheel suspension device.
さらに、嵌合筒３１ａ，３２ａに横架部材３５を掛け渡し、横架部材３５と後輪懸架装置との間に油圧緩衝器３７を掛け渡して固定した。 - 特許庁 - This device is constituted of an external resistor R, an external capacitor C, a first constant current circuit 6, a second constant current circuit 7, a PWM comparator 3, and a buffer circuit 4.
外部抵抗Ｒと、外部コンデンサＣと、第１定電流回路６と、第２定電流回路７と、ＰＷＭ比較器３と、バッファ回路４とで構成されている。 - 特許庁 - When a power supply voltage is not more than an operation guarantee power supply voltage, a current buffer circuit 11 drives a memory circuit 3 into a reset status synchronously with the reset of a microprocessor 2.
電源電圧が動作保証電源電圧以下のとき、電流バッファ回路１１は、マイクロプロセッサ２をリセットするのに同期してメモリ回路３をリセット状態に駆動する。 - 特許庁 - The data SDb are read out successively from the buffer 15 according to output sampling frequencies to be converted into regenerated voice signals via the DAC.
出力バッファ１５からは出力サンプリング周波数に従って調整済合成音声データSDbが順次読み出され、ＤＡＣを介して再生音声信号に変換される。 - 特許庁 - A calibration apparatus 100 photographs a tool including a plurality of markers with a distance known (D, for example) between the respective markers by means of cameras 20-23 and stores in a frame buffer 110.
キャリブレーション装置１００は、各マーカ間の距離が既知（例えば、Ｄ）である複数のマーカを備えた冶具を、カメラ２０〜２３を用いて撮影し、フレームバッファ１１０に記憶する。 - 特許庁 - A transmitting unit 5 in the transmitter 10 continuously transmits the data packet to the receiver 7 via a transmission channel 8, and it simultaneously stores the copy of the data packet in a buffer 3.
送信機１０の送信ユニット５は、伝送チャネル８を介して、受信機７にデータパケットを連続して送信し、同時に、該データパケットのコピーをバッファ３に記憶する。 - 特許庁 - A coherent I/O cache has a cache or a TLB (translation look aside buffer), and it can be shared by a plurality of ropes, each potentially belonging to a different partition.
キャッシュまたはＴＬＢを有するコヒーレントＩ／Ｏキャッシュは、それぞれが異なるパーティションに潜在的に属する複数のロープで共有することが可能である。 - 特許庁 - To provide a shutter device for a balcony by which the balcony for a multiple dwelling house or the like under a severe thermal environment can be effectively used for a buffer space against light or heat.
厳しい熱環境下にある集合住宅等のバルコニーを、光や熱の緩衝空間として効果的に活用することができるバルコニー用シャッタ装置を提供する。 - 特許庁 - On the command repeating board 90, a linear pattern is formed as a wiring pattern for connecting each connector part with the one-way buffer 91.
そして、コマンド中継基板９０上には、各コネクタ部と片方向バッファ９１との間を接続する配線パターンとして、直線状のパターンが形成されている。 - 特許庁 - A block code buffer means 103 collects encoded signals of the entire image with respect to an encoded block coding signal 133, and an integrated encoded signal 134 is outputted.
符号化されたブロック符号化信号１３３は、ブロック符号バッファ手段１０３により画像全体の符号化信号が集められ、統合符号化信号１３４が出力される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
