「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 318 319 320 321 322 323 324 325 326 .... 476 477 次へ＞- Instructions (reading, writing, erasure), data storage addresses, and data, inputted from a host device are inputted through a host interface 101 to a controller 102 and a buffer control circuit 103.
ホスト装置から入力される命令（読出、書込、消去）、データ格納アドレス、データは、ホストインタフェース１０１を介してコントローラ１０２及びバッファ制御回路１０３に入力される。 - 特許庁 - A control circuit 25 controls the video signal to be read from the frame buffer 20, according to the operation situation of the decoder 18 and a time code generated by a time code generating device 24.
制御回路２５は、復号化装置１８の動作状況に従い、フレームバッファ２０から読み出すべき映像信号と、タイムコード生成装置２４の生成するタイムコードを制御する。 - 特許庁 - A delay circuit 183 delays an output of the low threshold level buffer circuit 184 by a sufficiently long delay time and an inverter circuit 181 outputs the delayed output to an NAND circuit 181.
遅延回路１８３は低閾値バッファ回路１８４の出力を充分長い遅延時間だけ遅延させ、インバータ回路１８１はこれをＮＡＮＤ回路１８１２出力する。 - 特許庁 - To provide a private branch exchange which can perform a voice communication of high quality with a low cost without fluctuation absorbing function and without mounting a fluctuation absorption buffer in an IP telephone.
ＩＰ電話に揺らぎ吸収機能や揺らぎ吸収バッファを実装することなく、安価に、高品質の音声通信が行える構内交換機を提供することを目的とする。 - 特許庁 - The p^+ drain layer 22 is thinner than the n^+ buffer layer 31 and has a small dose, thereby it is possible to reduce injection efficiency in carriers, thereby causing speed to be higher without controlling life time.
ｐ^＋ドレイン層２２は膜厚がｎ^＋バッファ層３１より薄く、低ドーズ量であるため、キャリアの注入効率を低減でき、ライフタイム制御をすることなく高速化が可能である。 - 特許庁 - This head structure is provided with the slider 5 and a magnetic head provided in the bottom surface of the slider, and a flexible buffer member 6 is additionally provided in the tip or side face of the slider 5.
斯かるヘッド構造は、スライダ（５）及び当該スライダの底面に設けられた磁気ヘッドから成り、スライダ（５）の先端側または側面側には、柔軟な緩衝部材（６）が付設される。 - 特許庁 - A differential calculating circuit 22 acquires the held data amount of a correspondent buffer memory 4 at intervals of a fixed time, finds a differential from the last data amount and provides a bit rate during a relevant period.
差分算出回路２２は、対応するバッファメモリ４の保持データ量を一定時間ごとに取得し、前回のデータ量と差分を求め、該当期間におけるビットレートを得る。 - 特許庁 - In this case, zone 32 which is not doped with impurities is provided in a side of the clad layer 25 provided with the active layer 24 and is used as a buffer region of impurity diffusion at the thermal treatment.
その場合、ｐ型クラッド層２５の活性層２４側に不純物がドープされない領域３２を形成し、上記熱処理の際に不純物拡散の緩衝領域とする。 - 特許庁 - The personal digital assistance 1 is so constituted that the coupling parts 12 are elastically deformed to buffer an impact occurring on the case 2 when the impact is transmitted to the frame main body 11.
本携帯情報端末１では、ケース２に生じた衝撃がフレーム本体１１に伝わる際に、連結部１２が弾性変形して当該衝撃を緩和する構成となっている。 - 特許庁 - Then the priority order controller extracts the information whose priority is discriminated higher and the identification information of the apparatus corresponding to the information from the reception buffer and outputs the identification information and the information to a discrimination means.
そして、優先順位が高いと判断された情報及びこの情報に対応する装置の識別情報を受信バッファから取り出して、判断手段に出力する。 - 特許庁 - To maximally maintain the transmission quality of a voice packet even in a state of a buffer overflow without deteriorating the quality of either of the voice packet and a video packet alone, when transmitting the voice packet and the video packet.
音声パケットと映像パケットの伝送に際して片方の品質だけを低下させること無く、バッファあふれ状態でも可能な限り音声パケットの伝送品質を維持する。 - 特許庁 - A coloring solution containing 4-amino-4-phenyl-3-en-2-one and a buffer solution is impregnated into a base material containing at least silica gel, and a solvent is evaporated to prepare this material of the present invention.
４−アミノ−４−フェニル−３−エン−２−オンと緩衝液とを含む発色液を少なくともシリカゲルを含有する基材に含侵させ、溶媒を揮散させて構成されている。 - 特許庁 - To maintain a frame output rate after image processing at a constant level even when a read start position differs between frames in an image processing system in which write and read to and from a frame buffer are executed in parallel.
フレームバッファへの書込みと読出しが並列に行われる画像処理装置において、フレーム間で読出開始位置が異なっても、画像処理後のフレームの出力レートを一定に保つ。 - 特許庁 - A switching element 1 acting as a pull-up resistance in an on- state is arranged at the input side of a buffer 2 in the input stage of an interface circuit, as shown by a figure (a).
図（ａ）に示されているように、インタフェース回路の入力段のバッファ２の入力側に、オン状態においてプルアップ抵抗として作用するスイッチング素子１を設けておく。 - 特許庁 - To provide a data transfer device and a data transfer system for dispensing with a circuit modification and a large scale of buffer, and dealing with three or more of transfer requests by simple control.
回路変更や大規模なバッファが不要で、簡単な制御により３つ以上の転送要求に対する処理をも実現できるデータ転送装置およびデータ転送システムを提供する。 - 特許庁 - A CPU 11 calculates a time stamp of the data stored in the buffer on the basis of the time when the data transmission is finished and a time required for transmission of data stored in other buffers.
CPU１１は、データの送信が終了した時刻、および他のバッファに格納されているデータの送信に要する時間を基に、バッファに格納されているデータのタイムスタンプを算出する。 - 特許庁 - To provide an article packaging composite buffer material capable of being enhanced in its buffering/protecting action with respect to an article relatively large in weight and excellent in packaging workability.
比較的重量の大きい物品に対する緩衝・保護作用を向上させることができ、しかも梱包作業性に優れる物品梱包用複合緩衝材を提供すること。 - 特許庁 - The phase correction section 30 executes the correction of the phase of the prescribed partial signal written in the buffer 40 on the opportunity of receiving a write end notice informed from the partial signal acquisition section 20.
位相補正部３０は、部分信号取得部２０から通知された書込完了通知を契機として、バッファ４０に書き込まれた所定の部分信号の位相の補正を実行する。 - 特許庁 - To provide an image recorder that can release an image data buffer memory used for camera signal processing in a short time, and to provide a processing method for image data communication and a storage medium therefor.
カメラの信号処理で用いる画像データバッファメモリを短時間に解放することを可能とした画像記録装置、画像データ通信時処理方法及び記憶媒体を提供する。 - 特許庁 - A microprocessor 8 stores the sector data stored in the write buffer in a first memory when the sector data is odd number sector data and the sector data in a second memory 5 when the sector data is even number sector data.
マイクロプロセッサ８は、ライトバッファに格納されたセクタデータが奇数番目のセクタデータの場合には第１のメモリ４に、偶数番目のセクタデータの場合には第２のメモリ５に格納する。 - 特許庁 - First and second input buffer circuits receive N least significant bits (N is any natural number) and N most significant bits respectively out of M bit data inputted through input/output pins.
第１、第２入力バッファ回路は、前記入出力ピンを通じて入力されたＭビットデータのうち、Ｎ個の下位ビット（Ｎは自然数）、Ｎ個の上位ビットを各々受け入れる。 - 特許庁 - A data management part 102 produces reduced images of each of image data which are stored in a file store part 110 and to be composited together and stores these reduced images in a data buffer 103.
データ管理部１０２は、ファイル保存部１１０に保存された画像合成対象となる複数の画像データの各縮小画像を作成してデータバッファ１０３に格納する。 - 特許庁 - Additionally, the flat plate part 12b gets into a notch which is formed by removing the buffer layer 3b of the floor material 3, and a gap is formed between the end surface of the flat plate part 12b and the floor parting material 1.
また、防音床材３の緩衝層３ｂが除去された切欠部内には平板部１２ｂが入り込み、その端面と床見切り材１との間には隙間が形成されている。 - 特許庁 - The buffer 9 is comprised of an inverter configured by connecting a PMOS and an NMOS in series, and a source of the NMOS is connected to an amplifier 140 which is driven by a variable voltage source 150.
バッファ９は、ＰＭＯＳおよびＮＭＯＳを直列に接続させたインバータからなり、そのＮＭＯＳのソースは、可変電圧源１５０により駆動されるアンプ１４０に接続されている。 - 特許庁 - The received data analyzing part 1 detects image data from the inputted printing data for storing the same in the dedicated image memory 2, and the other data such as texts and graphics in the receipt buffer 3.
受信データ解析部１は、入力された印刷データからイメージデータを検出して専用の画像メモリ２に格納し、それ以外のテキスト、図形等のデータは受信バッファ３に格納する。 - 特許庁 - An n-type buffer layer, an n-type clad layer, an active layer 38, a p-type clad layer and a p-type cap layer are sequentially laminated on an n-type substrate, and an (n) electrodes 44 is provided on a lower surface of the substrate.
ｎ型基板上に、ｎ型バッファ層、ｎ型クラッド層、活性層３８、ｐ型クラッド層、及びｐ型キャップ層を順次積層し、基板の下面にｎ電極４４を設ける。 - 特許庁 - A substrate placement section PASS15, a return buffer section RBF, and two placement/cooling units P-CP that are also used as the substrate placement section are provided at the lower section of the edge exposure section EEW.
また、エッジ露光部ＥＥＷの下側には、基板載置部ＰＡＳＳ１５、戻りバッファ部ＲＢＦおよび２個の基板載置部兼用の載置兼冷却ユニットＰ−ＣＰが設けられている。 - 特許庁 - In this recording head, a plurality of pressure buffer members (15) for absorbing the pressure wave generated in a pressure liquid chamber are provided on at least one of the wall surfaces comprising a common liquid chamber.
本発明の記録ヘッドは、共通液室を構成する壁面の少なくとも一面に、加圧液室で発生する圧力波を吸収する圧力緩衝体（１５）を複数設けた。 - 特許庁 - A buffer solution SL is supplied to a biosensor 120 by a solvent absorbing member 130 and air is sucked into the solvent absorbing member 130 by a suction fan 140.
バイオセンサ１２０には溶媒吸収部材１３０により緩衝液ＳＬが供給され、その溶媒吸収部材１３０には吸引ファン１４０により気体が吸気される。 - 特許庁 - The IC card 1 combines a random number R2 from an external buffer 2 and a generated random number R1 before starting communication and ciphers it to be the key KTI to generate a temporary key KS.
ＩＣカード１は、通信開始前に外部バッファ２からの乱数Ｒ２と生成した乱数Ｒ１とを結合し、個別鍵ＫＴＩに暗号化して一時鍵ＫＳを生成する。 - 特許庁 - To provide an information processor capable of additionally increasing pieces of data stored in a remaining region excluding a frame buffer region of a memory section while displaying an image by an image display element.
画像表示部によって画像を表示させつつ、記憶部のフレームバッファ領域を除く残余の領域に、より多くのデータを記憶させることができる情報処理装置を提供すること。 - 特許庁 - The buffer amplifier 109 includes a chopper amplifier 110 with an inversion input edge connected to an output edge and a non-inverting input edge connected to the hold capacitor 112.
バッファアンプ１０９は、非反転入力端がホールドコンデンサ１１２に接続されているとともに反転入力端が出力端に接続されているチョッパアンプ１１０で構成されている。 - 特許庁 - The FIFO buffer memory has the FIFO memory (11) corresponding to each of the plurality of communication channels, and, to the respective communication channels, as the FIFO memory, a plurality of memory blocks (12) are allocated.
ＦＩＦＯバッファメモリは、複数の通信チャンネルの各々に対応するＦＩＦＯメモリ(11)を有しており、各通信チャンネルには、ＦＩＦＯメモリとして、複数のメモリブロック(12)が割り当てられている。 - 特許庁 - A buffer member 20 is removably fitted to both of a right and a left vertical frames 6a, 6b of a back panel 6 of an article housing.
物品収納具のバックパネル６の左右両縦フレーム６ａ，６ｂの外周面と上部横フレーム６ｃの外周面とにそれぞれ、緩衝部材２０が着脱自在に取付けられている。 - 特許庁 - The addition of the error correcting information and the decode of encoding using the interleaving method are executed in parallel, and the data having smaller redundancy outputted in parallel are lined up on a buffer memory 11.
エラー訂正情報の付加及び、インターリーブ手法を用いた符号化の復号を並列に行い、並列に出力された冗長度の少ないデータをバッファメモリ上で整列させる。 - 特許庁 - In the device, the radial widths d1, d2, d3, d4 and d5 of the plurality of compaction heads relative to the rotation axes are set so that they are uniform all over a construction area for the buffer.
この緩衝体構築装置は、緩衝体の構築領域全体で一様となるように複数の締固ヘッドの回転軸に対する径方向の幅ｄ１，ｄ２，ｄ３，ｄ４，ｄ５を設定してある。 - 特許庁 - To improve the durability of a dust cover which has been a problem conventionally by a simple structure in a suspension mechanism provided with a buffer with a coil spring offset and externally inserted.
コイルスプリングをオフセットして外挿装着せしめた緩衝器を備えたサスペンション機構において、従来から問題となっていたダストカバーの耐久性を、簡単な構造をもって改善すること。 - 特許庁 - A stacked matter S, which contains a p-n junction structure via a buffer layer 2 (or directly) and is formed of a GaN material is grown on a crystal substrate 1, and a light reception element is obtained.
結晶基板１上に、バッファ層２を介して（または直接的に）ｐｎ接合構造を含みＧａＮ系材料からなる積層体Ｓを成長させて受光素子とする。 - 特許庁 - A buffer chamber 33 is formed in a flow passage branching off from a passage for communicating and connecting a first inlet-outlet port 12 with a second inlet-outlet port 13 in a state of closing a valve element 20.
弁体２０が弁閉状態において第１の入出口ポート１２と第２の入出口ポート１３とを連通接続する通路より分岐した流路に、バッファチャンバ３３を形成する。 - 特許庁 - Bent parts 8 are formed in four peripheral sides of a plate-like member 7, and rear buffer materials 12 which have projecting parts 12a formed and are elastic are arranged in the bent parts 8.
板状部材７の周辺部４辺には曲げ部８が形成されており、この曲げ部８に突起部１２ａの形成された弾性を有する、背面緩衝材１２が配置されている。 - 特許庁 - The system controls each one of production for both managing groups 2 and 3 such that an inventory number of an intermediate product 14 for the intermediate buffer managing unit 1 can keep the predetermined inventory number.
中間バッファ管理部１での生産中間品１４の在庫数が予め設定した中間在庫数を維持するように両管理群２，３の各々の生産を制御する。 - 特許庁 - Then, if a VLIW type instruction comprising n-normal instruction is accumulated in the buffer 105, the VLIW type instruction is issued to a computing element 108 and is executed.
そして、ｎ個の通常命令からなるＶＬＩＷ型命令が同バッファ１０５に蓄積されると、演算器１０８に対して本ＶＬＩＷ型命令が発行されて実行される。 - 特許庁 - Since the output side driving ability of the buffer BU2 and the driving ability of the inverter IV2 are the same and the wiring length is the same, the reduction amounts of the delay time are equal.
但し、バッファＢＵ２の出力側駆動能力及びインバータＩＶ２の駆動能力が同一であり配線長が同一であるので、これらの遅延時間の減少量は等しい。 - 特許庁 - When the reception of print data from any one of the input ports 31 to 33 is started, control means 13 determines whether the print data are stored in the reception buffer or storage means.
制御手段１３は、いずれかの入力ポート３１〜３３から印刷データの受信を開始する際に、該印刷データを受信バッファに保存するか記憶手段に保存するか選択する。 - 特許庁 - A print medium information judging unit 132 judges the width of the main scanning direction of the print medium, on which printing is effected soon, and preserves the same in a buffer 133.
当該検出出力に基づいてプリント媒体情報判断部１３２が、まもなくプリントがなされるプリント媒体の主走査方向の幅を判断し、これをバッファ１３３に保存する。 - 特許庁 - At least two damping resistors are connected to an output pad in series and at least two output buffers are constituted so that only one output buffer is selected at the same time.
少なくとも２つのダンピング抵抗は、出力パッドに対して直列に接続され、少なくとも２つの出力バッファは、同時には１つの出力バッファだけが選択状態とされる。 - 特許庁 - The starter 10 is provided with a drive section A and a driven section B and a buffer and accumulation means 15 intervening at a midway position of power transmission between the drive section A and the driven section B.
スタータ装置（１０）が、駆動部（Ａ）と従動部（Ｂ）とを備え、前記駆動部（Ａ）と前記従動部（Ｂ）との間の動力伝達途中に、緩衝・蓄力手段（１５）を介在してなる。 - 特許庁 - A suction vacuum chamber 2 for sucking liquid and precipitate and a microturbo filter 3 are installed in the upper part of a cleaner main body 1 of which the bottom is fitted with buffer casters 20.
下端に緩衝式キャスタ２０が装着された清掃機本体１の上部には、液体及び沈殿物を吸入する吸入真空室２と、マイクロターボフィルタ３とが設置されている。 - 特許庁 - A hearing aid 100 includes: a sound input part 101; a sound buffer 103; first and second direction adjustment parts 104 and 105; a hearing processing part 107; and a sound output part 102.
本補聴器１００は、音声入力部１０１と、音声バッファ１０３と、第１・第２方向調整部１０４，１０５と、補聴処理部１０７と、音声出力部１０２と、を備えている。 - 特許庁 - With the presence of the buffer 10, release of the compressive stress in the substrate 1 is suppressed to the minimum to prevent decrease in the warpage of the substrate 1, and therefore, to prevent generation of cracks.
緩衝部１０があるため、基板１から見た圧縮応力の解放を最小限度に留めて、基板１の反りが小さくなることを防ぎ、もってクラックの発生を防止する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
