「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 320 321 322 323 324 325 326 327 328 .... 476 477 次へ＞- To provide a buffer capable of being mounted in a limited space such as a flat space in a wall of a building, while securing the performance of a so-called damper.
いわゆるダンパにおける能力を保障しながら、たとえば、建築物における壁の中などの平板状になる言わば限られた空間への配置を可能とした緩衝装置を提供する。 - 特許庁 - The optical fiber cord 50 is formed by successively providing the outer peripheral surface of a coated optical fiber 10 further with a buffer layer 52 and a jacket layer 51 in a direction parting from the coated optical fiber 10.
光ファイバコード５０は、被覆光ファイバ心線１０の外周面に、さらに、緩衝層５２とジャケット層５１とを被覆光ファイバ心線１０から離れる方向で順に設けてなる。 - 特許庁 - The method for detecting microorganisms on a membrane filter comprises arranging a membrane filter through a buffer on a substrate composed of ceramic.
本発明は、メンブランフィルタ上の微生物を検出する方法であって、緩衝剤を介してセラミックからなる支持体にメンブランフィルタを配置することを特徴とする前記方法を提供する。 - 特許庁 - Storing image data into the virtual buffers may include rendering the image data into a texture using graphics library functions such as OpenGL (R) frame buffer object extension functions.
画像データを仮想バッファーに記憶することはＯｐｅｎＧＬ（登録商標）フレームバッファーオブジェクト拡張機能などのグラフィックスライブラリー機能を用いて画像データをテクスチャに描き込むことができる。 - 特許庁 - At least one layer (the one directly deposited on a substrate is preferred), of a multi-layer structure, is made of an indium-containing III-V group nitride compound, acting as a buffer layer 16.
多層構造で、該層の少なくとも1つの層(好適には基板(2)上に直接堆積されたもの(18))がインジウム含有III-V族窒化化合物から作製され緩衝層として働く。 - 特許庁 - The circuit and the method selectively control the data width of a data input output buffer which is being operated to change the data input output width while a memory access operation is being progressed.
メモリアクセス動作が進行する間に、データ入出力幅を変更させるために動作中のデータ入出力バッファのデータ幅を選択的に制御する回路及び方法である。 - 特許庁 - In one application, the level of occupancy of a FIFO buffer in a processing device such as a router or wireless access point is estimated by monitoring packets transmitted by the processing device.
一応用において、ルータまたは無線アクセスポイントなどの処理装置におけるＦＩＦＯバッファの占有レベルは、処理装置によって送信されたパケットを監視することによって推定する。 - 特許庁 - Each flow-controlled virtual channel has a virtual channel buffer allocated to each of the physical communication links to store a packet containing information transmitted among the processing element nodes.
フロー制御された仮想チャネルは、処理要素ノード間において転送されるべき情報を含むパケットを格納するため、各物理通信リンクに対して割当てられた仮想チャネルバッファを有する。 - 特許庁 - The moving image data are successively sent from the frame buffer 7 to a display circuit and the image data for one frame saved in the storage region 7a for saving are also sent.
そして、フレームバッファ７から表示回路に対し、動画像データを順次送出すると共に退避用記憶領域７ａに退避させた１フレーム分の画像データをも送出する。 - 特許庁 - In an input mapping function 4 of a script language processor 2, when an input XML document 9 is input, mapping data 8 is generated as a variable in a variable buffer.
スクリプト言語の処理プロセッサ２の入力マッピング機能４において、入力ＸＭＬ文書９を入力した時点で変数バッファ中にマッピングデータ８を変数として生成する。 - 特許庁 - To increase the data processing speed of a superscalar type processor which transfers an execution result to a reorder buffer through write-back buses less than execution units.
この発明は、実行ユニットの数より少ない数のライトバックバスを介して実行結果をリオーダバッファに転送するスーパースカラ型プロセッサにおいて、データ処理速度の高速化を図ることを目的とする。 - 特許庁 - The manager 29 performs control to transfer the data stored in a frame buffer between the channels and the tasks or devices to which these channels are connected.
これらのチャンネルはＩ／Ｏマネージャ（２９）を用いて接続されており、これはフレーム・バッファ内のデータをチャンネルと、それらが接続されているタスクまたはデバイスとの間で通すように制御する - 特許庁 - Elements which are a part of different semiconductor chips without the correlation of characteristics respectively are combined so as to cancel the variations of the characteristics and a buffer for driving clock signals is constituted.
異なる半導体チップの一部であって、各々に特性の相関がない素子同士を、特性のばらつきをキャンセルするように組み合わせて、クロック信号をドライブするバッファを構成する。 - 特許庁 - To provide a buffer made by reusing rigid polyurethane foam, which is light in weight, shows compressibility and restorability and can soften shock transmission to a product.
硬質ウレタンフォームを再利用し、軽量で圧縮性および回復性を有し，緩衝材として製品搬送時に，製品への衝撃伝達を和らげることができる緩衝材を提供する。 - 特許庁 - To realize a low resistance buffer layer in an electronic device (element for power electronics) for operating an SiC substrate and each nitride semiconductor layer by passing a current through the SiC substrate and the each nitride semiconductor layer.
電流をＳｉＣ基板および各窒化物半導体層に通過させて動作させる電子デバイス（パワーエレクトロニクス用素子）において、低抵抗なバッファ層を実現すること。 - 特許庁 - The prefetch buffer 2 predicts a branch by determining whether the stored instructions read ahead from the memory 3 includes a branch instruction or not and informs the CPU 1 of the branch prediction result.
プリフェッチバッファ２は、メモリ３から先読みして格納した命令の中に分岐命令が含まれるかどうかの分岐予測を行って、その分岐予測結果をＣＰＵ１へ通知する。 - 特許庁 - When the requested image data are transmitted from the recorder 31, the control circuit 54 stores the data in a buffer 56, which can store a of several hours of image data.
そして、制御回路５４は、要求した画像データが、ハードディスクレコーダ３１から送信されてくると、その画像データを、数時間分の画像データの記憶が可能なバッファ５６に記憶させる。 - 特許庁 - Then, data in the buffer register 34 are read into sine register 35 at a cycle for renewal of output wave phase, as well as data in the ROM tip 20 are read into cosine register 36.
そして、出力波形の位相を更新すべき周期で、バッファレジスタ３４のデータをサインレジスタ３５に読み込むと共に、前記ＲＯＭチップ２０のデータをコサインレジスタ３６に読み込む。 - 特許庁 - The haptenized cells are exposed to a solution of 8% sucrose and 10% human serum albumin in the Hanks buffer solution, then frozen overnight at -80°C, subsequently stored in a liquid nitrogen freezer.
ハプテン化細胞を、Hanks緩衝溶液中の蔗糖8％とヒト血清アルブミン10％との溶液に暴露し、次いで−80℃に一晩凍結させ、次いで液体窒素冷凍庫で貯蔵する。 - 特許庁 - To provide a method and device for transferring a semiconductor device between trays used for testing the semiconductor device, by using a buffer tray for storing the semiconductor device.
半導体装置を収納するためのバッファトレイを用いて前記半導体装置をテストするために用いられるトレイの間で、前記半導体装置を移送する方法と装置が開示される。 - 特許庁 - A power supply device for DC motors, in particular for actuators for use in the adjustment of tables, beds and the like, comprises a transformer T1 with a rectifier (D1-D4) and a buffer capacitor.
直流モータ用の、特にテーブル、ベッド等の調節に使用するためのアクチュエータ用の電源装置は、整流器（Ｄ１−Ｄ４）およびバッファ・コンデンサを備えた変圧器Ｔ１を含む。 - 特許庁 - The gamma correction circuit is equipped with a gamma reference voltage generating circuit 1, a gamma correction voltage generating circuit 2, a buffer 3, switches SW1, SW2, SW3, and a switch control circuit 6.
ガンマ補正回路は、ガンマ参照電圧生成回路１と、ガンマ補正電圧生成回路２と、バッファ３〜５と、スイッチＳＷ１，ＳＷ２，ＳＷ３と、スイッチ制御回路６とを備えている。 - 特許庁 - And, the input buffer circuit 21 compares input voltage DIN of write-in data with the reference voltage VREF, and outputs output data in accordance with the comparison result to an internal circuit.
そして入力バッファ回路２１は、書込みデータの入力電圧ＤＩＮを基準電圧ＶＲＥＦと比較し、その比較結果に応じた出力データを内部回路へ出力する。 - 特許庁 - A data restoration processing part 700 generates image data for output by eliminating an unnecessary part in accordance with overlap from the image processed image data and performing band buffer processing after that.
データ復元処理部７００は、画像処理済みの画像データからオーバーラップに伴う不要部分を除去し、この後バンドバッファ処理を行なうことで、出力用の画像データを生成する。 - 特許庁 - The buffer layer 22 is interposed, thus suppressing the generation of an intermetallic compound by reaction of a metal material composing the heat sink 21 to that composing the metal layer 23.
バッファー層２２が介在していることで、ヒートシンク２１を構成する金属材料と、金属層２３を構成する金属材料との反応による金属間化合物の生成が抑制される。 - 特許庁 - To provide a buffer which supplies an accurate output voltage irrelevantly to the threshold voltage of a transistor, a data driving circuit using the same, and a light emitting display.
トランジスターのしきい値電圧と無関係に正確な出力電圧を供給するようにしたバッファー及びこれを利用したデータ駆動回路と発光表示装置を提供する。 - 特許庁 - The level correcting part compares the nearby signal of same color, acquired from the buffer part, each other, among channels, to suppress level differences in the image signal that occurs in tailing manner from a high bright point.
レベル補正部は、バッファ部から得た近傍の同色信号をチャネル間で比較することにより、高輝度箇所から尾引状に生じるレベル差を画像信号から抑制する。 - 特許庁 - In a demultiplexer part 44, a demultiplexer 61 extracts one or more prescribed slots from a frame of FEC output data and a buffer 63 stores the data of the slots extracted from the frame.
デマルチプレクサ部４４では、デマルチプレクサ６１は、FEC出力データのフレームから、所定の１以上のスロットを抽出し、バッファ６３は、フレームから抽出されたスロットのデータを記憶する。 - 特許庁 - A conductive buffer layer 2 is formed as a lower electrode on a conductive Si substrate 1, and a dielectric layer 3 and an upper electrode layer 4 are formed sequentially to from a capacitor.
導電性Ｓｉ基板１に導電性バッファ層２を形成して４下部電極とし、誘電体層３と上部電極層４を順次成膜することによって、コンデンサを構成している。 - 特許庁 - In the case that the byte at a present position is not registered in the cache buffer, a RAW command and raw data of 8 bits equal to the byte at the present position following it are outputted (S28).
現在の位置のバイトがキャッシュバッファに登録されていない場合、ＲＡＷコマンドとそれに後続する現在の位置のバイトに等しい８ビットの生データを出力する（Ｓ２８）。 - 特許庁 - The interface unit includes a processor that operates as a state machine and a buffer output memory unit for buffering a data group between the processor and the direct memory access unit of the data processing units.
インターフェース・ユニットは、状態機械として作用するプロセッサと、このプロセッサとデータ処理ユニットの直接メモリ・アクセス・ユニットとの間でデータ群をバッファするバッファ出力メモリ・ユニットとを含む。 - 特許庁 - Since solidified photoresist is difficult to remove after reflow step, a sacrificial buffer layer 21 is provided between a photoresist mask 51 and the cap layer 14, thus facilitating removal of a photoresist 51.
フォトレジストが固くなり、硬化しリフローステップの後は除去しづらくなるために、犠牲バッファ層２１が、フォトレジストマスク５１とキャップ層１４の間に配置され、フォトレジスト５１の除去を容易にする。 - 特許庁 - A buffer layer 2 including phosphorous, which functions as n-type impurity on silicon, is formed on an n-type conductive silicon semiconductor substrate where n-type impurity is doped.
ｎ形不純物がドープされた導電性を有するｎ形シリコン半導体基板１の上にシリコンに対してｎ形不純物として機能するリンを含むバッファ層２を設ける。 - 特許庁 - Further, the control of the select terminal of the buffer circuit 207 is made to be controlled by the output terminal Q of the flip-flop 106 for latching the data switching signal from the SCAN_NT terminal.
また、そのバッファ回路２０７のセレクト端子の制御が、ＳＣＡＮ＿ＮＴ端子からのデータ切換信号をラッチするフリップフロップ１０６の出力端子Ｑから制御されるよう構成した。 - 特許庁 - The high-speed condensate flow flowing-in from the inlet 1 collides with the piston 19 of the buffer 7 and the impact is buffered, and the generation of water hammering is thereby prevented.
入口１から流入してくる高速の復水流は、緩衝器７のピストン１９に衝突して緩衝されることにより、ウォーターハンマーの発生を防止することができる。 - 特許庁 - The image processing system includes a camera module for photographing a subject, a CPU for receiving image frame data obtained by photographing, and a frame buffer memory connected to the CPU.
被写体を撮影するカメラモジュールと、撮影によって得られた画像のフレームデータを受信するＣＰＵと、ＣＰＵに接続されたフレームバッファメモリと、が画像処理システムに設けられている。 - 特許庁 - A microprocessor 8 stores the sector data in a first memory 4 if the sector data stored in the write buffer is odd-numbered, and in a second memory 5 if the data is even-numbered.
マイクロプロセッサ８は、ライトバッファに格納されたセクタデータが奇数番目のセクタデータの場合には第１のメモリ４に、偶数番目のセクタデータの場合には第２のメモリ５に格納する。 - 特許庁 - When a flash memory of dual work is constituted using two chips of the memory device, the input buffer 13 and an address signal A19 processing logic circuit 14 are set to a enable-state.
同記憶装置を２チップ用いて、デュアルワークのフラッシュメモリを構成する場合は、入力バッファ１３及びアドレス信号A19加工論理回路１４がイネーブル状態に設定される。 - 特許庁 - An encoding part 13 compresses the supplied data by a prescribed encoding method or in a mode (compression rate) set at that time and supplies the compressed data to a decoding part 15 through a buffer 14.
符号化部１３は、所定の符号化方式で、また、その時点で、設定されているモード（圧縮率）で、供給されたデータを圧縮し、バッファ１４を介して、復号化部１５に供給する。 - 特許庁 - A hetero-spike buffer layer 12 having an intermediate valence band energy is arranged between semiconductor layers 11 and 13, whose band gap energies are different and which constitutes a semiconductor distributed Bragg reflector.
半導体分布ブラッグ反射器を構成するバンドギャップエネルギーの異なる半導体層１１，１３の間に中間の価電子帯エネルギーを持つヘテロスパイク緩衝層１２を設けた。 - 特許庁 - A first mesa is formed by removing from the p-type InP window layer 5 to the n-type InP buffer layer 2 by a low selectively etchable Br-based etchant in an inclined forward mesa form.
そして、ｐ型ＩｎＰ窓層５からｎ型ＩｎＰバッファ層２まで、選択エッチング性の低いＢｒ系エッチャントによって傾斜型順メサ形状に除去して第一のメサを形成した。 - 特許庁 - In an FET-transistor 20, a buffer layer 2, a channel layer (undoped GaN layer) 3, and an electron supplying layer (undoped AlGaN layer) 4 are laminated on a sapphire substrate 1 in this order.
電界効果トランジスタ２０では、サファイア基板１上に、バッファ層２と、チャネル層（アンドープＧａＮ層）３と、電子供給層（アンドープＡｌＧａＮ層）４とを順に積層している。 - 特許庁 - The matching control part 108 compares the accumulative distance of the accumulative distance buffer 105 with a prescribed threshold value and thereby judged whether to continue matching processing to the standard pattern.
マッチング制御部１０８が、累積距離バッファ１０５の累積距離を所定の閾値と比較することにより、当該標準パタンに対するマッチング処理を続行するか否かを判断する。 - 特許庁 - In the case that the address overlaps, the CPU 250 subscribes the write data of the overlap part to a pertinent part in the read cache data on the read buffer area 222.
アドレスの重なりがある場合、ＣＰＵ２５はバッファ制御部２３２により、その重なり部分のライトデータを、リードバッファ領域２２２上のリードキャッシュデータのうちの該当部分に上書きさせる。 - 特許庁 - Image signals read out from a CCD image sensor 102 are inputted in a luminance adjustment circuit 135 and a modulation circuit 136 through a buffer amp 132, delayed circuit 133 and S/H circuit 134.
ＣＣＤイメージセンサ１０２から読み出した画像信号を、バッファアンプ１３２、遅延回路１３３、Ｓ／Ｈ回路１３４を経て輝度調整回路１３５と変調回路１３６に入力する。 - 特許庁 - A tilting detection section 21 inside an image analysis section 20 divides the image frame read from the buffer 12 into meshes each having a size corresponding to one character and calculates a tilting component in each mesh.
画像解析部２０内部の傾き検出部２１は、バッファ１２から読み出した画像フレームを一文字相当の大きさのメッシュに分割し、各メッシュ内の傾き成分を算出する。 - 特許庁 - Audio sample interpolation processing is executed (step S24), and the interpolated audio sample is output (step 26), until the amount of accumulated data inside the jitter buffer reaches a second jitter threshold.
このとき、ジッタバッファ内でのデータ蓄積量が第２ジッタ閾値に達するまでの間は、オーディオサンプル内挿処理を実行し（ステップＳ２４）、内挿したオーディオサンプルを出力する（ステップＳ２６）。 - 特許庁 - The buffer circuit 6 is supplied with the electric power from a 2nd power circuit 2 different from a 1st power circuit 1 supplying the electric power to the base band signal processing circuit 3.
バッファ回路６は、ベースバンド信号処理回路３が電力の供給を受ける第１の電源回路１とは異なる第２の電源回路２から電力の供給を受ける。 - 特許庁 - The buffer server BS transfers the multimedia information received from a terminal unit to the number of disk servers managed by the index server IS in the order managed by the index server IS cyclically.
バッファサーバＢＳは、端末から受信したマルチメディア情報を、インデクスサーバＩＳが管理する個数のディスクサーバに対して、インデクスサーバＩＳが管理する順番で、循環的に転送する。 - 特許庁 - To realize an optical packet buffer which is easily miniaturized and integrated, free from instability owing to oscillation, and adaptive to a non- isometric packet without restriction of the packet size.
小型化および集積化を容易にし、発振による不安定性を解消するとともに、パケット長に制限のない非等長パケットにも対応できる光パケットバッファを実現する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
