「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 326 327 328 329 330 331 332 333 334 .... 476 477 次へ＞- This method for treating the cellulosic biomass comprises an electrically treating process for using weeds as the cellulosic biomass, immersing the weeds in a buffer solution and then applying an electric voltage to the buffer solution to obtain the electrically treated weed product, a saccharifying process for saccharifying the electrically treated product with an enzyme to obtain the saccharified product, and a fermentation process for fermenting the saccharified product as a raw material.
セルロース系バイオマスとして雑草を使用し、前記雑草を緩衝液に浸漬し、次いで当該緩衝液に電圧を印加することにより雑草の通電処理物を得る通電処理工程と、前記通電処理物を酵素により糖化物とする糖化工程と、前記糖化物を原料として発酵を行う発酵工程と、からなるセルロース系バイオマスの処理方法により解決する。 - 特許庁 - This method comprises a step for forming a lower electrode 202; a step for forming a colossal magnetoresistance (CMR) memory film 204 arranged on the lower electrode 202, a step for forming a memory-stable semiconductor buffer layer 206 (normally, a metal oxide) arranged on the memory film 204, and a step for forming an upper electrode 208 arranged on the semiconductor buffer layer 206.
下部電極２０２を形成するステップ、下部電極２０２の上に配置される巨大磁気抵抗（ＣＭＲ）メモリ膜２０４を形成するステップ、メモリ膜２０４の上に配置されるメモリ安定半導体バッファ層２０６（通常、金属酸化物）を形成するステップ、および半導体バッファ層２０６の上に配置される上部電極２０８を形成するステップを包含する。 - 特許庁 - The image encoder 190 receiving the recording request signal reads the synthesis image signal stored in the buffer 180 by choosing the right time when the buffer 180 stores the synthesis image signal, encodes the signal by a moving picture encoding system corresponding to the decoding processing of an image decoder 110, converts the signal into encoded image data and stores the data to a memory 200.
記録要求信号を受け付けた画像符号化器１９０は、バッファ１８０に合成画像信号が記憶されるのを見計らって、バッファ１８０に記憶される合成画像信号を読み出し、これを画像復号器１１０の復号処理に対応した動画像符号化方式で符号化して符号化画像データに変換し、メモリ２００に記録するようにしたものである。 - 特許庁 - This device is provided with a buffer layer consisting of a material having a work function with a second insulating film of a small film thickness in-between after first electrodes acting as cathodes are formed, by which not only the carrier implantability to an organic compound layer can be improved but the influence to be exerted by the alkaline ions generated from the buffer layer on the characteristics of the TFTs can be prevented.
陰極となる第一の電極を形成した後で、膜厚の薄い第二の絶縁膜を間に挟み仕事関数の小さい材料からなる緩衝層を設けることで、有機化合物層へのキャリアの注入性を向上させることができるだけでなく、緩衝層から生じるアルカリイオンがＴＦＴの特性に影響を与えるのを防ぐことができる。 - 特許庁 - A wireless feedback information transmission part 25 generates feedback information based upon information which is outputted from a reception intensity monitor part 23 and concerned with rates R_j(n) allocatable to a receiving station 2 and information which is outputted from a receiving buffer data amount monitor part 24 and concerned with receiving buffer data amounts b_j(n), and transmits the feedback information to a transmitting station 1.
無線フィードバック情報送信部２５は、受信強度監視部２３から出力された、受信局２に割り当て可能なレートＲ_ｊ（ｎ）に関する情報と、受信バッファ内データ量監視部２４から出力された、受信バッファ内データ量ｂ_ｊ（ｎ）に関する情報とに基づいてフィードバック情報を作成し、送信局１へフィードバック情報を送信する。 - 特許庁 - A transfer control circuit 152 reads image element data from a selected pattern image data area in a CGROM 142 according to a selected pattern read command, writes them in the selected pattern data buffer 155A of a VRAM 155, also reads image element data from a common pattern image data area in the CGROM 142 according to a common pattern read command and writes them in a pattern array data buffer 155B.
転送制御回路１５２は、選択図柄読出コマンドに応じてＣＧＲＯＭ１４２における選択図柄画像データエリアから画像要素データを読み出して、ＶＲＡＭ１５５の選択図柄データバッファ１５５Ａに書き込む一方で、共通図柄読出コマンドに応じてＣＧＲＯＭ１４２における共通図柄画像データエリアから画像要素データを読み出して、図柄配列データバッファ１５５Ｂに書き込む。 - 特許庁 - When the filling of the separation buffer liquid and the injection of a sample into one cataphoresis channel are completed, controls is shifted to the separation buffer liquid filling and sample injection to the next cataphoresis channel, a migration voltage is applied to the cataphoresis channel in which the sample injection is completed, and detection operation by a phosphorescence measurement section 31 is started by an excitation wavelength and a phosphorescence wavelength set for each sample.
１つの電気泳動流路への分離バッファ液充填及び試料注入が終了すると次の電気泳動流路への分離バッファ液充填及び試料注入に移行し、試料注入が終了した電気泳動流路では泳動電圧が印加されて試料ごとに設定された励起波長と蛍光波長による蛍光測定部３１による検出動作が開始される。 - 特許庁 - The transfer 4 completes the formation of the decoding image data based on the motion compensation decoder 2 of the reference image data stored in this frame buffer 1, and overwrites decoding image data stored in the TMP buffer 3 arbitrarily to a region which does not include a motion vector searching range Vp in a band-like region which performs extending in the shift direction, and transfers so that it may store the decoding image data.
転送部４は、このフレームバッファ１に格納されている参照画像データのうち、動き補償復号部２による復号画像データの生成が完了し、かつ、シフト方向に延在した帯状の領域に、動きベクトル探索範囲Ｖpが含まれない領域に対して、ＴＭＰバッファ３に保存されている復号画像データを随時、上書きして格納するように転送する。 - 特許庁 - The sheet post-processing device is characterized by that it has the image forming device forming an image, the sheet post-processing device post-processing a sheet, a buffer module device temporarily storing a sheet delivered from the image forming device, a loading means of loading the sheet conveyed from the buffer module device, and a second full load detecting means of detecting a full load of the loading means.
画像形成を行う画像形成装置、シートの後処理を行うシート後処理装置、前記画像形成装置から排出されるシートを一旦蓄積するバッファモジュール装置、前記バッファモジュール装置から搬送される前記シートを積載する積載手段、前記積載手段の満載を検知する第２の満載検知手段とを有することを特徴とするシート後処理装置。 - 特許庁 - A compensation value calculating part 118 calculates a desired wave compensation coefficient and an interference wave compensation coefficient for compensating the desired wave power and the interference wave power from the average value calculated by a delay profile average value detecting part 117 and power information outputted by a power measuring part 105, and outputs them to a desired wave compensation value buffer 119 and an interference wave compensation value buffer 120 respectively.
補正値算出部１１８は、遅延プロファイル平均値検出部１１７により算出された平均値と、パワ測定部１０５より出力されたパワ情報とから、希望波電力と干渉波電力を補正する希望波補正係数と干渉波補正係数を算出し、それぞれ希望波補正値バッファ１１９と干渉波補正値バッファ１２０に出力する。 - 特許庁 - A CONT pack detecting part 3 and a A-CONT pack detecting part 9 detect respectively CONT pack, A-CONT pack in the data reproduced from a DVD audio disk 1, and set control parameters to parameter parts 8, 14, while writing successively a V pack, an A pack controlled by the CONT pack and the A-CONT pack in a V pack buffer 4 and a pack buffer 10.
ＣＯＮＴパック検出部３、Ａ−ＣＯＮＴパック検出部９はそれぞれ、ＤＶＤオーディオディスク１から再生されたデータ中のＣＯＮＴパック、Ａ−ＣＯＮＴパックを検出して制御パラメータをパラメータ部８、１４に設定するとともに、ＣＯＮＴパック、Ａ−ＣＯＮＴパックにより制御されるＶパック、ＡパックをＶパックバッファ４、Ａパックバッファ１０に順次書き込む。 - 特許庁 - A monitor camera system 100 comprises: a buffer 102 for successively inputting picture data with a unit time length and storing them; and a three-field time encoder 105 for encoding the stored picture data with the unit time length, within a time shorter than the unit time length when the picture data with the unit time length are stored in the buffer 102, and for outputting the encoded picture data.
監視カメラシステム１００は、単位時間長の画像データを順次入力して蓄積するバッファ１０２と、バッファ１０２に単位時間長の画像データが蓄積された場合に、単位時間長よりも短い時間内に、蓄積された単位時間長の画像データのエンコードを行い、エンコード後の画像データを出力する３フィールド時間エンコーダ１０５とを有する。 - 特許庁 - This microcomputer comprises an output buffer 2 temporarily storing debug information outputted to an input terminal 5 to which a fixed potential is applied from the outside; a latch circuit 3 fetching the fixed potential to be applied to the input terminal 5, and latching and outputting it for an internal circuit; and a control circuit 4 exclusively controlling the output operation of the output buffer 2 and the fetching operation of the latch circuit 3.
外部から固定電位が印加される入力端子５に対して出力するデバッグ情報を一時記憶する出力バッファ２と、入力端子５に印加される固定電位を取り込み内部回路向けにラッチ出力するラッチ回路３と、出力バッファ２の出力動作とラッチ回路３の取り込み動作とを排他的に制御する制御回路４とを備えている。 - 特許庁 - The stream data recording apparatus 10 includes a data object generation section for receiving video/audio data and generating from the video/audio data a data object complying with a standard with respect to the recording, a buffer 12 for temporarily accumulating the generated data object by the data object generation section, and an optical recording section 13 for writing the accumulated data object in the buffer to the optical recording medium 14.
ストリームデータ記録装置（１０）は、映像・音声データを受信して、これから記録に係る規格所定のデータオブジェクトを生成するデータオブジェクト生成部と、データオブジェクト生成部によって生成されたデータオブジェクトを一時的に蓄積するバッファ（１２）と、バッファ（１２）に蓄積されたデータオブジェクトを光記録媒体（１４）に書き込む光記録部（１３）とを備えている。 - 特許庁 - This data processor 20 defines, when determining the address of the first data reading position in an annular buffer 5, a value calculated by adding the number of memories of a surplus area 51 to the value of the next writing position on the annular buffer 5 connected to a next writing position register 4 as the first arithmetic data reading position, and successively reads out the arithmetic data from the first arithmetic data reading position.
データ処理装置２０は、環状バッファ５における最初のデータ読出位置のアドレスを決定する際に、次回書込位置レジスタ４に格納されている環状バッファ５上の次回書込位置の値に対し、余剰エリア５１のメモリ数を加算した値を最初の演算データ読出位置とし、この最初の演算データ読出位置から演算データを順次読み出すことを特徴とする。 - 特許庁 - To provide a stream controller, a stream enciphering/deciphering device, and a stream enciphering/deciphering method such that change in data processing system does not affect buffer control when data transfer between processing blocks which perform data processing, such as ciphering/deciphering processing, for a stream by a plurality of data processing systems differing in amount of data to be processed and processing time, is carried out through a buffer.
ストリームに対して、暗号化／復号化処理など、処理対象のデータ量、処理期間がそれぞれ異なる複数のデータ処理方式のデータ処理を行う処理ブロック間のデータ転送を、バッファを介して行う際に、データ処理方式の変更がバッファ制御に影響しないストリーム制御装置、ストリーム暗号化／復号化装置、および、ストリーム暗号化／復号化方法を提供する。 - 特許庁 - A clock phase change means selects at least either a clock phase to an output register means disposed before an output buffer means for sending output signals to the semiconductor storage device or a clock phase to an input register means disposed behind an input buffer means for receiving input data from the semiconductor storage device.
そして、半導体記憶装置への出力信号を送出する出力バッファ手段の前段に設けられた出力側レジスタ手段へのクロック位相、及び、半導体記憶装置からの入力データを受信する入力バッファ手段の後段に設けられた入力側レジスタ手段へのクロック位相の少なくとも一方を、クロック位相変化手段によって選定させることを特徴とする。 - 特許庁 - The mobile terminal device has a software storage memory 41 which stores software; an update buffer 31 to store the update software that has updated the above software, which is included in received digital broadcast signals; and a control means 42 for rewriting software stored in the software storage memory using the update software stored in the update buffer if receiving a power-on signal.
ソフトウェアを格納しているソフトウェア格納メモリ４１と、受信したデジタル放送信号に含まれる、上記ソフトウェアを更新した更新ソフトウェアを蓄積する更新用バッファ３１と、電源投入の信号を受けて、更新用バッファに蓄積されている更新ソフトウェアによりソフトウェア格納メモリに格納されているソフトウェアを書き換える制御手段４２とを備えている。 - 特許庁 - This method for the chromosome hybridization in fluorescence in situ hybridization(FISH), comparative genomic hybridization(CGH) or the like is characterized by using a buffer solution for the hybridization containing an alkali metal salt at ≥600 mM concentration and sodium citrate at ≥60 mM concentration in the method for the chromosome hybridization using the buffer solution containing the alkali metal salt and the sodium citrate.
アルカリ金属塩およびクエン酸ナトリウム塩を含有する緩衝溶液を用いる染色体ハイブリダイゼーション方法において、該アルカリ金属塩の濃度が６００mM以上であり、好ましくは該クエン酸ナトリウム塩が６０mM以上含まれてなるハイブリダイゼーション用緩衝溶液を用いることを特徴とするＦＩＳＨ(Fluorescence in situ hybridization)、ＣＧＨ(Comparative Genomic Hybridization)等における染色体ハイブリダイゼーション方法。 - 特許庁 - The telop generation apparatus 10 includes an agent means for creating a screen script by analyzing an input telop delivery command, a script engine in the form of a printer for drawing a telop based on the screen script, a device driver for controlling transfer of telop image data thus drawn to a frame buffer means, and a frame buffer outputting a video signal and a KEY signal.
テロップ生成装置１０は、入力されたテロップ送出コマンドを解析して画面スクリプトを生成するエージェント手段と、画面スクリプトに基づいてテロップを描画するインタプリタ形式のスクリプトエンジンと、描画されたテロップ画像データのフレームバッファ手段への転送を制御するデバイスドライバと、映像信号およびＫＥＹ信号を出力するフレームバッファとを備える。 - 特許庁 - The potassium niobate deposit 100 includes an R surface sapphire substrate 11, a buffer layer 12 formed on the R surface sapphire substrate 11 and consisting of a metal oxide, a lead zirconate titanate niobate (PZTN) layer 13 formed on the buffer layer 12, and a potassium niobate layer 14 or a potassium niobate solid solution layer formed on the lead zirconate titanate niobate (PZTN) layer 13.
本発明に係るニオブ酸カリウム堆積体１００は、 Ｒ面サファイア基板１１と、 Ｒ面サファイア基板１１の上方に形成された、金属酸化物からなるバッファ層１２と、 バッファ層１２の上方に形成されたニオブ酸チタン酸ジルコン酸鉛層１３と、 ニオブ酸チタン酸ジルコン酸鉛層１３の上方に形成された、ニオブ酸カリウム層１４またはニオブ酸カリウム固溶体層と、 を含む。 - 特許庁 - The cell processing system where received multiplexed frame data are shared into a plurality of CN and assembled into cells, is provided with a CN dependent cell processing buffer 103 that stores frame data shared by each CN at a partial filling rate and a partial filling control section 104 that controls a data storage start timing to the CN dependent cell processing buffer to decentralize concentration of cell processing requests.
多重入力されるフレームデータを複数のＣＮに振り分けてセル化を行うセル化処理システムに、ＣＮ毎に振り分けられたフレームデータを部分充填率で蓄積するＣＮ別セル化バッファ１０３と、ＣＮ別セル化バッファへのデータ蓄積開始タイミングを制御しセル化要求の集中を分散する部分充填制御部１０４とを備えることを特徴とするセル化処理システム。 - 特許庁 - When a difference between a burst start (SB) pointer (or current position(CP) pointer) and a tape storage mechanism(TM) pointer shows that the SB pointer and CP pointer are under identifying the same storage area in a buffer memory and the buffer memory has sufficient storage area for receiving burst without damaging stored data, an interface control unit 12 enables the burst.
バースト開始（ＳＢ）ポインタおよび現在位置（ＣＰ）ポインタがバッファメモリにおける同一記憶領域を識別中であって、すでに記憶されているデータを破損せずに、バーストを受信するための記憶領域がバッファメモリに十分あることをＳＢポインタ（またはＣＰポインタ）とテープ記憶メカニズム（ＴＭ）ポインタとの論理差が示している場合、インタフェース−コントロールユニット１２はバーストをイネーブルにする。 - 特許庁 - When an information acquisition request signal is received from the apparatus control system 1, the communication processing circuit 21 judges whether or not the apparatus group information stored in the buffer 22 is new information on the basis of the acquired time information stored in the buffer 22, and if it is judged to be new information, the apparatus group information is supplied to the apparatus control system 1.
一方、通信処理回路21は、機器制御システム１から情報取得要求信号を受信したとき、バッファ22に格納されている取得時刻情報に基づいて該バッファ22に格納されている機器群情報が新しい情報であるか否かを判断し、新しい情報であると判断した場合に該機器群情報を機器制御システム１に供給する。 - 特許庁 - To provide an organic EL element including an organic light emitting medium layer with uniform buffer layer having no thickness variation, and to improve reliability by using a buffer layer having superior durability and high stability.
透明電極１０２と対向電極１０４の間に少なくともバッファ層１０３ａと高分子化合物よりなる有機発光層１０３ｂを含む有機発光媒体層を備えた有機ＥＬ素子において、膜厚ムラのない均一なバッファ層１０３ａを得、さらには、耐性の良い安定性の高いバッファ層１０３ａを用いることで信頼性の高い高分子有機ＥＬ素子を得る。 - 特許庁 - An image processing apparatus has a buffer 504 having such a storage capacity as to store pixel data for at least one of a plurality of tiles obtained by dividing image data and the prescribed number of pixels around the relevant tile, and pixel data of tiles adjacent vertically and horizontally are stored in the buffer 504 while overlapping the tiles by shifting addresses by an amount of at least the prescribed number of pixels (S607).
画像データを分割した複数のタイルの少なくとも１つのタイル分の画素データと当該タイルの周辺の所定数の画素を記憶できる記憶容量を有するバッファ５０４を有し、そのバッファに、上或いは下方向と左或いは右に隣接するタイルの画素データを、少なくとも所定数の画素分、アドレスをずらしてバッファ５０４にオーバーラップさせて記憶する（Ｓ６０７）。 - 特許庁 - When a buffer monitoring part (204) which monitors an accumulation state of streaming data to be accumulated in a buffer (202) for playback determines that the receiving state is poor based on the accumulation state, a control unit (210) requests streaming data for variable speed playback to the content distribution device (100), and reproduces the streaming data for variable speed playback so that an appearance becomes the usual speed.
再生用バッファ（２０２）に蓄積されるストリーミングデータの蓄積状態を監視するバッファ監視部（２０４）で、蓄積状態に基づいて受信状態が悪化していると判断したときは、制御部（２１０）は変速再生用ストリーミングデータをコンテンツ配信装置（１００）に要求し、その変速再生用ストリーミングデータを見た目が通常の速度となるように再生する。 - 特許庁 - The data transfer apparatus 30 executes a reading process of reading each pixel data specified by the coordinate in the column direction and the coordinate in the row direction calculated by the CPU 20 from the image memory 10 to transfer the readout pixel data to the buffer memory 40, and a writing process of transferring the pixel data stored in the buffer memory 40 to the image memory 10 as the pixel data composing the second image.
データ転送装置３０は、ＣＰＵ２０が計算した列方向の座標及び行方向の座標により特定される各画素データを画像メモリ１０から読み出してバッファメモリ４０に転送する読み出し処理と、バッファメモリ４０に格納された画素データを第２の画像を構成する画素データとして画像メモリ１０に転送する書き込み処理を行う。 - 特許庁 - Then, the first composition modulation buffer layer 20 is formed having an inclined composition increasing in N-atom content from the substrate 10 to a first semiconductor layer 40, and the second composition modulation buffer layer 30 is formed in a gradient composition increasing in N atom content from the substrate 10 to a second semiconductor layer 50 and a third semiconductor layer 60.
そして、第１の組成変調バッファ層２０を基板１０から第１の半導体層４０に向かってＮ原子含有量が高くなる傾斜組成で形成するとともに、第２の組成変調バッファ層３０を基板１０から第２の半導体層５０および第３の半導体層６０に向かってＮ原子含有量が低くなる傾斜組成で形成した。 - 特許庁 - The broadcast reproduction device 2 receives broadcast program signals, temporarily stores the broadcast program signals in a write buffer 14 as recording program data in the units of data, supplies the recording program data recorded in the write buffer 14 to an external storage 3, and acquires the recording program data recorded in the external storage 3 as reading program data in the units of data.
本発明の放送再生装置２は、放送番組信号を受信し、当該放送番組信号をデータ単位ごとの記録用番組データとしてライトバッファ１４に一時記憶し、ライトバッファ１４に記録された記録用番組データを外部ストレージ３に供給し、外部ストレージ３に記録された記録用番組データをデータ単位ごとの読出用番組データとして取得する。 - 特許庁 - An amplitude and phase control part 150 adjusts first control voltage and second control voltage of at least either of the first buffer amplifier 120-1 and second buffer amplifier 120-2 and controls gain and passing phase of at least either of the first phase signal S11 (0 degree phase signal) and second phase signal S12 (90 degree phase signal).
振幅・位相制御部１５０は、第１のバッファアンプ１２０−１、及び、第２のバッファアンプ１２０−２のうち、少なくとも一方のバッファアンプの第１制御電圧及び第２制御電圧を調整し、第１位相信号Ｓ１１（０度位相信号）及び第２位相信号Ｓ１２（９０度位相信号）のうち、少なくとも一方の位相信号の利得及び通過位相を制御する。 - 特許庁 - An image processor 1 for performing error diffusion on pixels of an input image includes: a line buffer 20 which stores data for each of pixels to be processed before and after pixels of interest to be subjected to error diffusion; and an error diffusion processing section 10 which performs error diffusion on the pixels of interest by switching two or more types of error diffusion processing by using the line buffer 20.
入力画像の各画素に対して誤差拡散処理を施す画像処理装置１は、誤差拡散処理を施す対象である注目画素の前後に処理される画素毎にデータを記憶するラインバッファ２０と、ラインバッファ２０を用いて２種以上の誤差拡散処理を切り替えて注目画素に誤差拡散処理を施す誤差拡散処理部１０と、を備える。 - 特許庁 - According to whether a positive power supply voltage and a negative power supply voltage are symmetric or asymmetric, a gammer buffer which operates with the positive power supply voltage and a ground voltage, and a gamma buffer which operates with the ground voltage and the negative voltage, are provided and selectively used for gamma buffers placed at a border area of the upper gamma voltage range and the lower gamma voltage range.
ソースドライバーでポジティブ電源電圧とネガティブ電源電圧が非対称的または対称的な関係になることに対応して、上位ガンマ電圧範囲と下位ガンマ電圧範囲の境界領域に位置したガンマバッファーにポジティブ電源電圧と接地電圧に動作するガンマバッファーと、接地電圧とネガティブ電源電圧に動作するガンマバッファーを具備して選択的に使用する。 - 特許庁 - A translucent conductive layer 3 is formed on a translucent substrate 2, a metal oxide semiconductor layer 4 is formed on the translucent conductive layer 3, and a buffer In_2S_3 layer 5 is formed on the metal oxide semiconductor layer 4; and the light absorbing CuInSe_2 layer 6 is formed on the buffer In_2S_3 layer 5, and an electrode 7 is formed on the light absorbing CuInSe_2 layer 6.
透光性基板２上に透光性導電層３が形成され、透光性導電層３上に金属酸化物半導体層４が形成され、金属酸化物半導体層４上にバッファーＩｎ_2Ｓ_3層５が形成され、バッファーＩｎ_2Ｓ_3層５上に光吸収ＣｕＩｎＳｅ_2層６が形成され、光吸収ＣｕＩｎＳｅ_2層６上に電極７が形成されている。 - 特許庁 - An image from a plurality of cameras 1190 is stored in each buffer memory 1202, and is transmitted to an image memory 1210 whose number is smaller than the number of the cameras at a higher speed than the storage speed to the buffer memory using a transfer circuit 1203.
複数のカメラ１１９０からの画像を各バッファメモリ１２０２に格納し、上記カメラよりも少ない個数にてなる画像メモリ１２１０へバッファメモリへの格納速度より高速にて画像を転送回路１２０３で送出し、画像メモリと同数にてなるプロセッサ回路１２０５は画像メモリへの画像格納時以外の時間にて画像メモリに格納されている画像の画像処理を行うようにした。 - 特許庁 - This spherical compound semiconductor cell includes: a spherical electrode, having at least the surface thereof formed of a conductor; a compound semiconductor layer formed on the surface of the spherical electrode and which has a chalcopyrite structure; buffer layers formed on the surface of the compound semiconductor layer; and a transparent electrode layer formed on the surfaces of the buffer layers.
本発明の球状化合物半導体セルは、少なくとも表面が導電体である球状電極と、球状電極の表面に形成されたカルコパイライト構造の化合物半導体層と、前記化合物半導体層の表面に形成された緩衝層と、前記緩衝層の表面に形成された透明電極層を具備することを特徴とする。 - 特許庁 - To provide a movement restricting tool which is a plate having a comparatively-small developed area and has high flexural rigidity, a buffering device capable of downsizing a buffer compared with other buffers where the movement of the buffer is restricted by the movement restricting tool, and a television device capable of improving the workability of housing a television into a box body and eliminating a storage box dedicated for an instruction booklet.
展開面積が比較的狭い板体にて曲げ剛性が高い移動規制具、この移動規制具にて移動が規制される緩衝体を他の緩衝体に比べて小形にすることができる緩衝装置、及びテレビジョンの箱体内への収容作業性を高めることができるとともに、取扱説明書専用の格納箱をなくすることができるテレビジョン装置を提供する。 - 特許庁 - The PDP is provided with a first and a second ring seals 47, 48 arranged in separation in a sealing region 18 of a first substrate 10, and a buffer space 90, located between the first ring seal 47 and the second ring seal 48; and the buffer space 90 is set so as its pressure to be lower than that of a space above a light-emitting area 19 surrounded by the first ring seal 47.
ＰＤＰは、第一の基板１０の封止領域１８に第一、第二のリングシール４７、４８は離間して配置され、第一のリングシール４７と第二のリングシール４８の間にはバッファー空間９０が設けられており、そのバッファー空間９０は、第一のリングシール４７で取り囲む発光領域１９上の空間よりも圧力が低くなるようにされている。 - 特許庁 - The alarm circuit is provided with a buffer amplifier 25 for inputting control voltage, an alarm adjustment circuit 26 for adding voltage adjusted by an alarm adjusting terminal to output voltage from the buffer amplifier 25 and outputting the added voltage and an amplifier 27 for amplifying the output of the alarm adjustment circuit 26 by reference voltage to which a temperature characteristic is added and outputting voltage obtained by adding offset to the control voltage.
制御電圧を入力するバッファアンプ２５と、アラーム調整端子により調整された電圧と、バッファアンプ２５の出力電圧とを加算して出力するアラーム調整回路２６と、アラーム調整回路２６の出力を温度特性が付加されたリファレンス電圧により増幅して、制御電圧にオフセットを加えた電圧を出力するアンプ２７とを備えた。 - 特許庁 - This address buffer of a flash memory is provided with a buffer section buffering an external address, a code storing section storing a code selecting a memory sector of a flash memory, and a setting section outputting internal addresses IA17 and IA18 selecting a memory sector by a code outputted from the code storing section and by a sector selecting address in the external address.
本発明に係るフラッシュメモリのアドレスバッファは、外部アドレスをバッファリングするバッファ部と、フラッシュメモリのメモリセクタを選択するコードを記憶するコード記憶部と、コード記憶部から出力されるコードと前記外部アドレス中のセクタ選択アドレスによってメモリセクタを選択する内部アドレスＩＡ１７及びＩＡ１８を出力する設定部とを備えることを特徴とする。 - 特許庁 - A real-time computer subsystem includes an operation command data buffer 34, a robot operation module 32 linked to the data buffer 34 for calculating a position required for a mechanical joint of a robot by successively processing operation, and a dynamic control algorithm 38 in software communication with the operation module 32 to repeatedly calculate a required actuator activation signal 50/52 from a robot joint position feedback signal 44/46.
リアルタイムコンピュータサブシステムは、動作コマンドデータバッファ３４と、動作を順次処理しロボットの機械ジョイントに必要な位置を計算するデータバッファ３４にリンクされたロボット動作モジュール３２と、動作モジュール３２とソフトウェア的に通信する、ロボットのジョイント位置フィードバック信号４４／４６から必要なアクチュエータ活動化信号５０／５２を繰り返し計算する動的な制御アルゴリズム３８とを含む。 - 特許庁 - The noise cancel circuit is equipped with an output buffer 20 which outputs a 1st binary signal capable of varying in synchronism with a clock signal 26 and an output buffer 21 which varies and outputs a 2nd binary signal when the 1st binary signal does not vary in the timing or outputs the 2nd binary signal without varying it when the 1st binary signal varies in the timing.
クロック信号２６に同期したタイミングで変化しうる第１の２値信号を出力する出力バッファ２０と、このタイミングにおいて第１の２値信号が変化しない場合には第２の２値信号を変化させて出力し、このタイミングにおいて第１の２値信号が変化する場合には第２の２値信号を変化させずに出力する出力バッファ２１と、を備える。 - 特許庁 - The system loops a message sent to the destination terminal, from the multimedia communication control protocol, stores the looped message in the buffer means 10, which has a queue structure, while processing so as to establish negotiation connection, and sends the message retrieved from the buffer means 10 of the queue structure to the communication control protocol as a message received from the communication destination terminal.
マルチメディア通信制御プロトコルから通信相手端末へ送信されるメッセージを折り返し、折り返したメッセージをネゴシエーション接続が確立されるように加工をしながらキュー構造を備えたバッファ手段１０に格納し、キュー構造のバッファ手段１０から取り出されたメッセージを、通信相手端末からの受信メッセージとして通信制御プロトコルへ送信する。 - 特許庁 - An address matching preceding write request detection processing part 23 checks whether or not any address matching preceding write request for a request input from the outside exists at the input side of an input buffer 21, and registers address matching information 22 showing whether or not any address matching preceding write request exists by associating it with the request registered in the input buffer 21.
アドレス一致先行ライトリクエスト検出処理部２３は、入力バッファ２１の入力側において、外部から入力されるリクエストに対するアドレス一致先行ライトリクエストが存在するか否かを調べ、入力バッファ２１に登録された上記リクエストに対応付けて、アドレス一致先行ライトリクエストが存在するか否かを示すアドレス一致情報２２を登録する。 - 特許庁 - A concrete composite product 10 includes an elastic or plastic buffer material 12 provided on the peripheral face of a core material 11 for absorbing the peripheral and axial shrinkage deformation of concrete due to its self-shrinkage, and a covering material 13 formed of either ultrahigh strength fiber reinforced concrete or high toughness cement composite materials via the buffer material 12 on the peripheral face thereof.
コンクリート複合製品10は、芯材11の周面に、コンクリートの自己収縮による周方向および軸方向の収縮変形を吸収する弾性あるいは可塑性を備えた緩衝材12を設け、この緩衝材12を介してその周面に超高強度繊維補強コンクリートおよび高靭性セメント複合材料のいずれか一方のコンクリートにより被覆材13を成形したものである。 - 特許庁 - An output circuit of an SRAM is structured with a buffer circuit connecting in series a P-channel MOS transistor PTR5 and an N-channel MOS transistor NTR5 between the power source (SVCC5) and the ground and an analog switch SW5 inserted between the drain of the P-channel MOS transistor PTR5 forming the buffer circuit and the output terminal SDO5.
電源（ＳＶＣＣ５）−接地間に、ＰチャネルＭＯＳトランジスタＰＴＲ５とＮチャネルＭＯＳトランジスタＮＴＲ５とが直列接続された構成のバッファ回路と、該バッファ回路を構成する上記ＰチャネルＭＯＳトランジスタＰＴＲ５のドレインと、出力端子ＳＤＯ５との間に挿入されるアナログスイッチＳＷ５とにより、ＳＲＡＭの出力回路を構成する。 - 特許庁 - The pad comprises: a sound signal input means; the bone conduction loudspeaker 2 for outputting sound vibration on the basis of a signal received from the input means; and an elastic buffer member 3 for supporting a plurality of the bone conduction loudspeakers on its surface formed in a pad form, and the elastic buffer member is formed of unwoven cloth formed by fusing and joining resin fibers.
音声信号入力手段と、入力手段から入力された信号に基づき音声振動として出力する骨伝導スピーカ２と、この骨伝導スピーカをその表面に複数保持してパッド状に形成した弾性緩衝材３とからなり、前記弾性緩衝材を樹脂繊維を融合接合させた不織布で形成したことを特徴とする。 - 特許庁 - The optical fiber cable constituted by gathering a plurality of optical fibers at the center part of a cable core 4, charging a buffer material 1 around them, and forming a jacket outside it, maintains the stable transmission characteristic by using polypropylene opening yarn of ≤0.2% in heat shrinkage rate and ≤1.0mm in opening width for the buffer material 1.
複数本の光ファイバがケーブルコア４の中央部に集合され、その周囲に緩衝材１が充填され、その外側に外被６を有する光ファイバケーブルにおいて、緩衝材１をポリプロピレン開繊ヤーンとし、該開繊ヤーンの熱収縮率は０．２％以下でかつ開繊幅が１．０ｍｍ以下とすることにより、安定した伝送特性を維持する光ファイバケーブルが得られる。 - 特許庁 - To suppress occurrence of overflow or underflow in a buffer for accumulating stream data, even in a system where a stream transmission rate at a transmission side cannot be controlled on the reception side, by eliminating the need for controlling the transmission rate at the transmission side in a configuration, wherein a decoding speed is controlled in accordance with a state of the buffer for accumulating stream data at a stream data receiving side.
ストリームデータの受信側が、ストリームデータを蓄積するバッファの状態に応じてデコードの速度を制御する構成にし、送信側の送出レートを制御する必要をなくすることにより、受信側が送信側のストリーム送出レートを制御することができないシステムにおいても、ストリームデータを蓄積するバッファのオーバーフロー又はアンダーフローの発生を抑えること。 - 特許庁 - In an epitaxial crystal substrate for a gallium nitride field effect transistor, the epitaxial crystal formed on the substrate 101 comprises a highly pure first buffer layer 107, including a channel layer which is in contact with a side interface of the substrate between a gate layer 108, a second buffer layer 106, an insulating layer 104 having an opening 104A, and a p-type semiconductor crystal layer 103.
ＧａＮ系ＦＥＴ用エピタキシャル結晶基板において、下地基板１０１の上に設けられるエピタキシャル結晶が、ゲート層１０８の下地基板側界面に接するチャネル層を含む高純度な第１の緩衝層１０７と、第２の緩衝層１０６と、開口部１０４Ａを有する絶縁層１０４と、ｐ伝導型半導体結晶層１０３とを有している。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
