「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 350 351 352 353 354 355 356 357 358 .... 476 477 次へ＞- The game situation is discriminated by a package voice data reading part 101, package voice data corresponding to the relevant game situation are read out of a package voice data storage part 51, the read package voice data are sent into a queue buffer 52 by a queuing executing part 102, and the package voice data sent into the queue buffer 52 are outputted from a speaker 23 as voice by an output processing part 103.
パッケージ音声データ読出部１０１は、ゲーム状況の判断を行い、当該ゲーム状況に対応付けられているパッケージ音声データをパッケージ音声データ記憶部５１から読み出し、キューイング実行部１０２は、読み出されたパッケージ音声データをキューバッファ５２に送り込み、出力処理部１０３は、キューバッファ５２に送り込まれたパッケージ音声データをスピーカ２３から音声として出力する。 - 特許庁 - When print job of low priority is carried out, by obtaining a memory region of capacity capable of concurrent acquisition of both print buffer 0 and print buffer 1 and at the same time, allotment of a memory region for a scanning job of high priority is required, part of memory region ensured for the print job is released, and the released region is allotted for the memory region for implementing the scanning job.
低優先順位の印字ジョブが、印字バッファ０及び印字バッファ１の同時取得を可能とする容量のメモリ領域を獲得して実行されている際に、高優先順位のスキャンジョブのメモリ領域の割り当てが要求された場合、印字ジョブが確保しているメモリ領域の一部を開放し、この開放されたメモリ領域をスキャンジョブを実行するためのメモリ領域として割り当てる。 - 特許庁 - The nonvolatile semiconductor memory comprises a memory cell array including nonvolatile memory cells, a sense amplifier for verifying discriminating data of the memory cell array at program operation, a data input buffer receiving data from the outside, and a coincidence/noncoincidence determination circuit determining whether an input password inputted to the data input buffer from the outside coincides with a readout password read from the memory cell array and determined by the sense amplifier for verifying or not.
不揮発性半導体記憶装置は、不揮発性メモリセルを含むメモリセルアレイと、プログラム動作時にメモリセルアレイのデータを判定するベリファイ用センスアンプと、外部からのデータを受け取るデータ入力バッファと、外部からデータ入力バッファに入力される入力パスワードとメモリセルアレイから読み出されベリファイ用センスアンプでデータ判定される読み出しパスワードとが一致するか否かを判定する一致／不一致判定回路を含む。 - 特許庁 - This digital data file ciphering device is constituted so that highly ciphered digital data and a ciphering key are received and stored, the stored ciphered digital data are deciphered by using the ciphering key, the deciphered digital data are stored in a buffer 124 in each prescribed unit, and the digital data outputted from the buffer 124 are ciphered to a low level and downloaded to a digital data player 130 or a storage medium 140.
ハイレベルに暗号化されたデジタルデータ及び暗号化キーを受信して貯蔵し、貯蔵された暗号化デジタルデータを暗号化キーを用いて解読し、解読されたデジタルデータを所定単位にバッファ１２４に貯蔵し、バッファ１２４から出力されるデジタルデータをローレベルに暗号化して、デジタルデータプレーヤ１３０又は貯蔵媒体１４０にダウンロードし得るようにデジタルデータファイルの暗号化装置を構成する。 - 特許庁 - A buffer tank 2 and a control means 10 are provided between the liquid ejection means 4 to a mixing/reaction tank 3 for an ejected liquid and an ejecting liquid storage tank 1 to control the pressure fluctuations in the buffer tank 2 corresponding to the pressure fluctuations in the mixing/ reaction tank 3 and an opening means capable of releasing the pressure in the tank to a peripheral atmosphere is provided.
吐出された液体の混合／反応槽３への液体吐出手段４と吐出用の液体貯蔵タンク１との間に緩衝用槽２と制御手段１０を備えるろことで、混合／反応槽３内の圧力変動に対応して緩衝用槽２内の圧力変動を制御すると共に、同槽内の圧力を周囲雰囲気に開放することのできる開放手段を設けることにより、上記の課題を達成。 - 特許庁 - In the information recording and reproducing device to form the ring buffer area in which an information signal is circularly recorded and reproduced and a storage area in which the information signal is perpetually stored on the recording medium, a position where the information signal exists is defined as an extension area of the ring buffer area according to a deleting instruction to delete the information signal recorded in the storage area.
循環して情報信号の記録及び再生が為されるリングバッファ領域とね永続的に情報信号が保存される保存領域とを記録媒体上に形成させる情報記録再生装置において、上記保存領域に記録されている情報信号を消去すべき消去指令に応じて、この情報信号の存在位置を上記リングバッファ領域の拡張領域とする。 - 特許庁 - To reduce a quantity of cells accumulated a fluctuation absorbing buffer and transmission delay time when a CDV value of an ATM network is small, increase the quantity of the cells accumulated in the fluctuation absorbing buffer when the CDV value of the ATM network is large, prevent cell rejection caused by cell fluctuation and enhance transmission quality in a communication of a CBR cell flow including CDV in the ATM network.
ＡＴＭネットワークにおけるＣＤＶを含んだＣＢＲセル流の通信において、ＡＴＭネットワークのＣＤＶ値が小さい時には揺らぎ吸収バッファ内に蓄積させるセルの量を少なくして伝送遅延時間を小さくし、ＡＴＭネットワークのＣＤＶ値が大きい時には揺らぎ吸収バッファ内に蓄積させるセルの量を大きくしてセル揺らぎが原因によるセル廃棄を防止し伝送品質を高める。 - 特許庁 - This reproducing apparatus includes: a graphic processing unit GPU 105 for generating a video signal displayed on a display device and performing the high image quality processing; and a processor for writing data of one frame of decoded video data to a back buffer area of the memory and performing the processing of synthesizing image data with the data written to the back buffer area when the high image quality processing is not performed to the decoded video data.
表示装置に表示される映像信号を生成すると共に、高画質化処理を実行するグラフィックプロセッシングユニットＧＰＵ１０５と、復号されたビデオデータに対して高画質化処理を行わない場合、復号されたビデオデータの１フレームのデータをメモリのバックバッファ領域に書き込み、バックバッファ領域に書き込まれたデータに対して画像データを合成する処理を実行するプロセッサを具備する。 - 特許庁 - The coated conductor includes the metal substrate 1 and the layer structure including at least one buffer layer; the high-temperature superconductor layer deposited on the topmost buffer layer 2; and the metal protective layer deposited on the high-temperature superconductor layer as an option, wherein at least one conductive path electrically connecting the high-temperature superconductor layer to the metal substrate is provided in the layer structure.
金属基板１と、少なくとも一つのバッファ層、最上部のバッファ層２上に堆積された高温超伝導体層、及びオプションとして該高温超伝導体層上に堆積された金属保護層からなる層構造と、を含む被覆導体であって、該層構造内に、該層構造の高温超伝導体層を該金属基板に電気的に接続する少なくとも一つの導電性経路が備わる被覆導体。 - 特許庁 - The piezoelectric element 100 includes a substrate 10, a first conductive layer 20 provided on the substrate 10, the piezoelectric layer 30 covering an upper part and a side part of the first conductive layer 20, the buffer layer 40 provided on an upper surface 32 of the piezoelectric layer 30 and provided along an edge of the upper surface 32, and the second conductive layer 50 for covering at least the buffer layer 40 and the piezoelectric layer 30.
本発明にかかる圧電素子１００は、基板１０と、基板１０の上方に設けられた第１導電層２０と、第１導電層２０の上方および側方を覆う圧電体層３０と、圧電体層３０の上面３２に設けられ、上面３２の端に沿って設けられた緩和層４０と、少なくとも緩和層４０、および圧電体層３０を覆う第２導電層５０と、を含む。 - 特許庁 - The method for manufacturing a single-walled carbon nanotube comprises the steps of: forming a buffer layer on a glass substrate; forming a catalyst metal layer on the buffer layer; introducing the glass substrate having the catalyst metal formed thereon into a vacuum chamber to generate an H_2O plasma in the vacuum chamber; and supplying a source gas into the vacuum chamber to grow a carbon nanotube on the glass substrate.
ガラス基板上にバッファー層を形成するステップと、前記バッファー層上に触媒金属層を形成するステップと、前記触媒金属が形成されたガラス基板を真空チャンバに導入し、真空チャンバ内にＨ_２Ｏプラズマを発生させるステップと、真空チャンバ内にソースガスを供給しガラス基板上にカーボンナノチューブを成長させるステップと、を含むことを特徴とする単層カーボンナノチューブの製造方法である。 - 特許庁 - Storage of data packets transmitted from user terminals 11 to 14 and arrived at via a relay transmission line and an input line to an input line or output line buffer memory 4 or 5 in a node 3 of a network 2 is controlled depending on the occupancy rate set by the contract and the data packets stored in the output line buffer memory 5 are transmitted to an output line by the round robin method.
ユーザ端末１１〜１４から送信され、中継伝送路から入力回線を介して到着するデータパケットのネットワーク２のノード３における入力回線用、または出力回線用バッファメモリ４，５への格納を、前記契約により設定された占有率により制御し、出力回線用バッファメモリ５に格納されたデータパケットをラウンドロビン方式により出力回線に送出する。 - 特許庁 - An imaging apparatus 100 has: an image sensor 110 outputting an imaging signal; an imaging signal processor 120 performing signal processing to the imaging signal and outputting an image frame 170; an image encoding part 130 temporarily storing the image frame 170 in a frame buffer 131 and performing motion picture encoding to the image frame outputted from the frame buffer 131; and an operation part 160 that can change the zoom magnification.
撮像装置１００は、撮像信号を出力するイメージセンサ１１０と、撮像信号に対する信号処理を行って画像フレーム１７０を出力する撮像信号処理部１２０と、画像フレーム１７０をフレームバッファ１３１に一時記憶し、フレームバッファ１３１から出力された画像フレームに対して動画像符号化を行う画像符号化部１３０と、ズーム倍率を変更可能な操作部１６０とを備える。 - 特許庁 - When the processing is not executed yet, a step for preparing reference information to input values and output values on a task queue; a step for assigning storage regions to the output values to an output address buffer and an output index buffer; and a step for preparing the reference information to the input values and the output values on the task queue and showing the completion of the processing at the shader stage are executed.
処理がまだ実行されていない場合には，入力値，及び出力値への参照情報を前記タスクキュー上に作成する工程と，出力値への記憶領域を前記出力アドレスバッファ，及び出力インデックスバッファに割り当てる工程と，入力値，及び出力値への参照情報をタスクキュー上に作成してシェーダステージにおける処理が完了したことを示す工程とを実行する。 - 特許庁 - The driving circuit for a display which has display elements arrayed in rows and/or columns is provided with a means for selecting the individual display elements or a display element group and also provided with buffer circuits for buffering driving signals, in which supply voltages to 1st and 2nd buffer circuits are sequentially and independently selectable.
行及び／又は列状に配列されたディスプレイ素子を有するディスプレイ用の駆動回路であって、個々のディスプレイ素子又はディスプレイ素子グループを選択するための手段が設けられており、駆動信号を緩衝するためにバッファ回路が設けられている形式のものにおいて、第１及び第２のバッファ回路に対する供給電圧が順次、独立して選択可能である、ことを特徴とする駆動回路 - 特許庁 - When a table number to be printed is fetched into an input buffer 12c to be edited from an additive table 15 of a table of information to be printed having a plurality of table numbers and information names to be printed corresponding to the table numbers, the additive name of the information name to be printed corresponding to the edited table number is developed in a printing buffer 14 to be printing data.
複数のテーブル番号及びこれらテーブル番号に対応させた印字対象情報名を有する印字対象情報テーブルである添加物テーブル１５から印字対象とされるテーブル番号が入力用バッファ１２ｃに取込まれて編集されると、その編集されたテーブル番号に対応する印字対象情報名である添加物名が印字用バッファ１４にて印字データに展開されるようにする。 - 特許庁 - The card the appearance of which is made favorable can be manufactured from the capability of suppressing a transfer of flaws and irregularities on a surface of recording component hardly generating irregularities on the surface of recording component by applying pressure to the recording component via a buffer component with an in-plane elastic modulus of 350-530 MPa and ≤120 nm in surface roughness of the buffer component.
面内弾性率が３５０乃至５３０ＭＰａであり、且つ前記緩衝部材の表面粗さが１２０ｎｍ以下である緩衝部材を介して記録部材に圧力を加えることにより、記録部材の表面に殆ど凹凸を生じさせることがなく、且つ傷や凹凸が記録部材の表面に転写されることを抑制することができることから、外観が良好な状態とされるカードを製造することが可能となる。 - 特許庁 - A font rasterizer 124 converts the character objects into raster data to output the raster data, on the basis of attribute designation read from the attribute data buffer 123 and font data to be acquired, detects a character object with a bookmark attached thereto on the basis of the attribute, and utilizes a bookmark buffer 125 so as not to rasterize duplicatingly a character object with the same bookmark ID attached thereto.
フォントラスタライザ１２４は、アトリビュートデータバッファ１２３から読み出した属性の指定、取得されるフォントデータに基づいて、文字オブジェクトをラスタデータに変換して出力するとともに、属性に基づいて、ブックマークが付与されている文字オブジェクトを検出し、ブックマークバッファ１２５を利用して、同一のブックマークＩＤが付与されている文字オブジェクトに関しては、重複してラスタライズを行わないようにする。 - 特許庁 - The surface acoustic wave element is provided with a silicon substrate 1, a buffer layer 3 formed by epitaxial growth of at least one layer of oxide containing a metal on the silicon substrate 1, a piezoelectric layer 4 consisting of potassium niobate and formed on the buffer layer 3, a silicon oxide layer 5 formed on the piezoelectric layer 4, and an electrode layer 6 formed on the silicon oxide layer 5.
本発明の表面弾性波素子は、シリコン基板１と、該シリコン基板１上に、金属を含む酸化物を少なくとも一層以上エピタキシャル成長させて形成されたバッファ層３と、該バッファ層３上に形成されたニオブ酸カリウムからなる圧電体層４と、該圧電体層４上に形成された酸化シリコン層５と、該酸化シリコン層５上に形成された電極層６とを備えた構成とされている。 - 特許庁 - An address correction part 123 stores the reading and writing addresses of a buffer memory part 119 when reproduction is stopped, corrects an address so as to read reproduction data subsequent to the stored reading address without waiting for the rotational stability of a disk 110 when the reproduction is resumed, and quickly starts the output of subsequent data from the buffer memory part 119.
アドレス補正部１２３は、再生を停止する際にバッファメモリ部１１９の読み出しアドレスと書き込みアドレスを記憶し、再生を再開する際に、ディスク１１０の回転安定を待つことなく、記憶した読み出しアドレスの続きから再生データの読み出しを行うようアドレスを補正し、バッファメモリ部１１９内の続きのデータをすぐに出力開始できるようにすることにより、上記課題を解決する。 - 特許庁 - On a buffer layer 12 of the infrared semiconductor laser device 2A, a height-adjusting buffer layer 20 of n-type GaAs is provided which is sequentially formed with an interval from the infrared semiconductor laser device 1A and is adjusted in film thickness for improved crystallinity of semiconductor layers on the substrate 11 as well as for conformity between heights from the substrate surface of a first active layer 14 and a second active layer.
赤色半導体レーザ素子２Ａには、バッファ層１２上に、赤外半導体レーザ素子１Ａと間隔をおいて順次形成され、基板１１上の各半導体層の結晶性を向上させると共に第１活性層１４と第２活性層との基板面からの高さが一致するように膜厚が調整されたｎ型のＧａＡｓからなる高さ調整用バッファ層２０を有している。 - 特許庁 - An electronic device 100 is composed of a substrate 11 formed of silicon, a first buffer layer 12 and a second buffer layer 13 laminated by being epitaxially grown in order on a film forming surface of the substrate 11 and having a fluorite structure, a first oxide electrode layer 14 having a laminar perovskite structure, and a second oxide electrode layer 15 having a simple perovskite structure.
本発明に係る電子デバイス用基体１００は、シリコンからなる基板１１と、基板１１の被成膜面上に順にエピタキシャル成長して積層された、フルオライト構造を有する第一バッファ層１２及び第二バッファ層１３、層状ペロブスカイト構造を有する第一酸化物電極層１４、および単純ペロブスカイト構造を有する第二酸化物電極層１５とから構成されている。 - 特許庁 - The NAND flash memory device includes: a cell array including a plurality of pages; a page buffer storing program data of the plurality of pages; a data storage circuit providing program verification data to the page buffer; and a control unit programming the plurality of pages without program verification operation and performing a program verification operation on the plurality of pages by using the program verification data.
本発明によるＮＡＮＤフラッシュメモリ装置は、複数のページを有するセルアレイと、前記複数のページのプログラムデータを格納するページバッファと、プログラム検証データを前記ページバッファに提供するためのデータ格納回路と、プログラム検証動作なしに前記複数のページをプログラムし、前記プログラム検証データを用いて前記複数のページに対するプログラム検証動作を行うための制御ユニッと、を含む。 - 特許庁 - An output adjustment value of an adjustment value control logic which outputs the most suitable impedance adjustment value in accordance with the impedance variance of a buffer due to temperature changes during operation of the device is collated with an already set impedance adjustment value, and the collation result is used as a prediction report to control the use of a line including the related buffer, thereby avoiding the occurrence of a fault in the line.
装置稼動中の温度変化によるバッファのインピーダンス変動に追随して、最適なインピーダンス調整値を出力する調整値制御論理の出力調整値と、既に設定されているインピーダンス調整値を照合し、その照合結果を予兆報告として利用して、関係するバッファが含まれる線路の使用を制御することで、当該線路の障害発生を回避する。 - 特許庁 - In the drive information recorder 30 provided with an imaging means 32 and a storage means 38 for storing image data captured by the imaging means 32, the storage means 38 has at least two ring buffers, an always-on ring buffer 46 to store the captured image data at all times, and a trigger ring buffer 44 to store the image data before and after a trigger occurs.
撮像手段３２と、撮像手段３２によって撮像された画像データを記憶する記憶手段３８とを具備する運転情報記録装置３０において、記憶手段３８は、撮像された画像データを常時記憶する常時用リングバッファ４６、および所定のトリガーが発生したときにトリガー発生時の前後の画像データを記憶するトリガー用リングバッファ４４の少なくとも２つのリングバッファを有する。 - 特許庁 - A stagnation time calculating means 21 calculates the period from the start of resist application on the substrate, in the resist film formation unit 12, through completion of substrate delivery to a buffer unit 13 away from the resist film formation unit 12, or the period from the finish of resist application on the substrate in the resist form formation unit 12 through the completion of substrate delivery to the buffer unit 13.
また、レジスト膜形成ユニット１２において基板上にレジスト塗布が開始されてから、レジスト膜形成ユニット１２と隔離されたバッファユニット１３への当該基板の搬出が完了するまでの時間、または、レジスト膜形成ユニット１２において基板上へのレジスト塗布が終了してから、バッファユニット１３への当該基板の搬出が完了するまでの時間を算出する停滞時間算出手段２１を備える。 - 特許庁 - In a terminal device comprising a transport processing section and an application processing section, the transport processing section stores prescribed data received from the application processing section in a transmission buffer and transmits the stored prescribed data on the basis of prescribed flow control, and the application processing section transmits prescribed data to the transport processing section in accordance with empty capacity of the transmission buffer reported by the transport processing section.
端末装置がトランスポート処理部とアプリケーション処理部とを具備する端末装置において、トランスポート処理部が、アプリケーション処理部から受信した所定のデータを送信バッファに蓄積し、蓄積された所定のデータを所定のフロー制御に基づいて送信し、アプリケーション処理部が、トランスポート処理部によって通知された送信バッファの空き容量に応じて、所定のデータをトランスポート処理部に送信する。 - 特許庁 - A memory interface circuit having a queuing buffer for queuing memory transactions comprises a determination means for determining increase or decrease of the frequency of a memory clock or memory interface clock according to whether or not the queuing state in the queuing buffer is a predetermined state, and a memory clock frequency updating means for increasing or decreasing the frequency of the memory clock or memory interface clock according to the determination of the determination means.
メモリトランザクションをキューイングするキューイングバッファを備えたメモリインタフェース回路において、前記キューイングバッファにおけるキューイング状態が所定の状態であるか否かにより、メモリクロックまたはメモリインタフェースクロックの周波数の増減を判定する判定手段と、前記判定手段の判定に基づきメモリクロックまたはメモリインタフェースクロックの周波数を増減するメモリクロック周波数更新手段と、を備えることを特徴とする。 - 特許庁 - The apparatus comprises: a buffer means for adding the latest collection data to preceding display data to be returned from the web browser means; and a trend display means for giving the content of the buffer means to the web browser means.
ウェブサーバとウェブブラウザ手段とを有し、前記ウェブサーバは、前記ウェブブラウザ手段からの表示要求を受けて最新の収集データを追加した所定期間の収集データを前記ウェブブラウザ手段に渡して表示させるトレンド表示装置において、 前記ウェブブラウザ手段から返される前回表示データに前記最新の収集データを追加するバッファ手段と、このバッファ手段の内容を前記ウェブブラウザ手段に渡すトレンド表示手段とを備える。 - 特許庁 - This display apparatus comprises a thin film transistor formed on a substrate material; a picture element electrode connected electrically with the thin film transistor and having a first maximum roughness; a buffer layer formed on the picture element electrode and having a second maximum roughness less than the first maximum roughness; and an organic light emitting layer formed on the buffer layer.
本発明による表示装置は、基板素材の上に形成されている薄膜トランジスタと；前記薄膜トランジスタと電気的に接続されており、第１最大粗度を有する画素電極と；前記画素電極の上に形成されており、前記第１最大粗度より小さい第２最大粗度を有するバッファー層と；前記バッファー層の上に形成されている有機発光層とを含むことを特徴とする。 - 特許庁 - An input buffer (inverter G_1), full band passing circuits (DELYIANNIS phase shift circuits) having at least two secondary transmission functions and an output buffer (inverter G_2) are sequentially connected, the full band passing circuits having the two secondary transmission functions have phase characteristics with respect to different frequencies and are cascade connected to obtain the approximately fixed delay time over the wide frequency band.
入力バッファ（インバータＧ_１）と、少なくとも２個の２次の伝達関数を持つ全帯域通過形回路（ＤＥＬＹＩＡＮＮＩＳ形移相回路（Ｉ），（ＩＩ）と、出力バッファ（インバータＧ_２）とを順次接続し、２個の２次の伝達関数を持つ全帯域通過形回路は、異なる周波数に対する位相特性を有し、従続接続することで広い周波数帯域においてほぼ一定の遅延時間とする。 - 特許庁 - The inspection result writing section 53 includes an image processing priority writing section 54 for continuing the execution of a control program without writing newly obtained inspection results when free space in the output buffer 56 runs short, and an output processing priority writing section 55 for interrupting the execution of the control program until the inspection results can be written into the output buffer 56 by reading the inspection results.
検査結果書込み部５３は、出力バッファ５６内の空き容量が不足した場合に、新たに得られた検査結果を書き込まずに制御プログラムの実行を継続させる画像処理優先書込み部５４と、検査結果が読み出されることによって出力バッファ５６に検査結果が書き込めるようになるまで制御プログラムの実行を中断させる出力処理優先書込み部５５とからなる。 - 特許庁 - In this terminal device having a transport processing part and an application processing part, the transport processing part stores the prescribed data received from the application processing part in the transmission buffer and transmits the stored prescribed data on the basis of prescribed flow control, and the application processing part transmits the prescribed data to the transport processing part according to the free capacity of the transmission buffer notified by the transport processing part.
端末装置がトランスポート処理部とアプリケーション処理部とを具備する端末装置において、トランスポート処理部が、アプリケーション処理部から受信した所定のデータを送信バッファに蓄積し、蓄積された所定のデータを所定のフロー制御に基づいて送信し、アプリケーション処理部が、トランスポート処理部によって通知された送信バッファの空き容量に応じて、所定のデータをトランスポート処理部に送信する。 - 特許庁 - The semiconductor device 1 has a multilayer film structure composed of: a semiconductor substrate 1; a buffer layer 2 formed on the semiconductor substrate; the electron traveling layer 3 formed on the buffer layer; a spacer layer 4 formed on the electron traveling layer; an electron supply layer 5 formed on the spacer layer; a barrier layer 6 formed on the electron supply layer; and a cap layer 7 formed on the barrier layer.
半導体基板１と、この半導体基板上に形成されたバッファ層２と、このバッファ層上に形成された電子走行層３と、この電子走行層上に形成されたスペーサ層４と、このスペーサ層上に形成された電子供給層５と、この電子供給層上に形成されたバリア層６と、このバリア層上に形成されたキャップ層７とからなる多層膜構造を備えている。 - 特許庁 - This data exchanging device is provided with a buffer 8 making ATM cells temporarily undergo standby queue at an output port 6, reads ATM cells when the ATM cells constituting the same packet are assembled in the buffer 8, performs VPI/VCI conversion of the ATM cells in a packet unit and outputs the ATM cells in a data exchanging device exchanging ATM cells in which a variable length packet is divided into a fixed length blocks.
この発明に係るデータ交換装置は、可変長パケットを固定長ブロックに分割したＡＴＭセルを交換するデータ交換装置において、出力ポート６にＡＴＭセルを一時的に待機行列させるバッファ８を備え、そのバッファ８に同一のパケットを構成するＡＴＭセルがそろうと読み出してパケット単位でＡＴＭセルのＶＰＩ／ＶＣＩ変換を行い出力するようにした。 - 特許庁 - This information recorder-reproducer connected to an information processor which allows a disk to record and reproduce information is provided with a card connection means which performs connection of an information recording card, an unrecorded area detection means which detects an unrecorded area of the information recording card and a buffer means which uses the unrecorded area detected by the unrecorded area detection means as a buffer when recording the information.
情報処理装置と接続されてディスクに情報を記録および再生を行わせる情報記録再生装置において、情報記録カードを接続するカード接続手段と、前記情報記録カードの未記録領域を検出する未記録領域検出手段と、前記未記録領域検出手段で検出された未記録領域を情報の記録時にバッファとして使用させるバッファ手段と、を備える。 - 特許庁 - The optical disk recording and reproducing device which is connected to a computer system by a USB cable and is equipped with a RAM for buffer once stored with the recording signals outputted from the computer system detects whether the unrecorded recording signals remain in the RAM for buffer or not when the USB cable is pulled off during the recording operation and the recording operation to the disk is continued while the unrecorded recording signals remain.
コンピューター装置とＵＳＢケーブルにて接続されているとともに前記コンピューター装置より出力される記録信号が一旦記憶されるバッファ用ＲＡＭを備えた光ディスク記録再生装置において、記録動作中にＵＳＢケーブルが引き抜かれたとき、前記バッファ用ＲＡＭに未記録信号が残っているか否かを検出し、未記録信号が残っている間ディスクへの記録動作を続ける。 - 特許庁 - This information encoding device is equipped with a ring buffer 10, to which (n)-bit data including a terminating code can be inputted in parallel, n/2 number of convolutional encoding circuits which perform convolutional encoding of the bits of even-numbered inputted data of the ring buffer 10, and multiplexers 17 to 19 which input the bits generated by the respective convolutional encoding circuits and outputs them sequentially serial.
本発明の情報符号化装置は、終結符号を含むｎビットのデータをパラレルに入力可能なｎビット(０〜ｎ−１)のリングバッファ１０と、リングバッファ１０の偶数番に入力されたデータのビットに対し畳込み符号化を行うｎ／２個の畳込み符号化回路１１〜１６と、各畳込み符号化回路により生成されたビットをパラレルに入力し、順次シリアルに出力するマルチプレクサ１７〜１９とを備える。 - 特許庁 - On the CAD tool, a signal transmitting circuit in which crosstalk occurs is replaced with a signal transmitting circuit 300 having an output buffer that can output a digital transmission signal to be transmitted and a negative-phase signal to be negative phase to the transmission signal, at least two signal transmission lines, and an input buffer for receiving the transmission signal and the negative-phase signal transmitted through the signal transmission lines.
ＣＡＤツール上で、クロストークが発生する信号伝送回路を、伝送すべきデジタルの送信信号とその送信信号とは逆相となる逆相信号とを出力可能な出力バッファと少なくとも２本の信号伝送線と、それら信号伝送線を経由して伝送されてきたに送信信号と逆相信号とを受信する入力バッファとを持つ信号伝送回路３００に置き換える。 - 特許庁 - When it is determined that there is an insufficient amount of sound information (not more than D1) in the buffer memory at this determination step S604, the processing is ended without reading the image information to avoid the underflow.
この判断ステップＳ６０４において、バッファメモリ内に十分な量の音声情報がない（Ｄ１未満である）と判断した場合は、アンダーフローを回避するために、画像情報の読み出しを行わず処理を終了する。 - 特許庁 - For a collating character string, scores indicating information on collating length and information regarding whether or not the character string can be divided into characters found from the division results in the instance table are stored in a score buffer 4.
この照合の結果一致した文字列部分に対して、その一致長の情報および事例表の分割の結果から求めた文字単位の分割の可否に関する情報を示すスコアが、スコアバッファ４に記憶される。 - 特許庁 - To provide a honeycomb structure capable of preventing the generation of cracks in buffer portions and preventing the honeycomb structure from being divided when an operation of burning collected particulate matters (regeneration) is repeated.
捕集した粒子状物質を燃焼する操作（再生）を繰り返したときに、緩衝部に亀裂が発生することを防止でき、ハニカム構造体が分断されることを防止できるハニカム構造体を提供する。 - 特許庁 - A bridge/elevated road expansion joint device is equipped with a pair of joint walls 32 and 32 erected parallelly at a specific interval and a buffer sealing body 34 placed between the joint walls 32 and 32.
所定隙間をおいて平行に立設して配される一対の結合壁体３２、３２と、該結合壁体３２、３２間に配される緩衝シール体３４とを備えた橋梁・高架道路用伸縮接続装置。 - 特許庁 - To provide an image processing apparatus capable of finding the occurrence of an irregularity by referring to a region next to a line buffer as a region for error detection to detect a change in the contents of an image memory.
ラインバッファに続く領域をエラー検知用の領域として、この領域を参照することによって、画像メモリの内容の変化を検出し、異常が発生したことが分かるようにした画像処理装置を提供する。 - 特許庁 - In a position below a supporting point 19 where the rod member 12 is attached to the frame 15, a buffer 21 is provided in an interposed manner in an intermediate position of the rod member 12 or between the rod member 12 and the working instrument 11.
そして、車体フレーム１５に棹部材１２を取付けた支持点１９よりも下位位置において、棹部材１２の中間に若しくは棹部材１２と作業具１１との間に、緩衝装置２１を介設する。 - 特許庁 - An A/D conversion is performed by an A/D converter 14 to a variation of a potentiometer detected by an operation of a tab 13, and a value to which the A/D conversion is performed is stored in a buffer 15 as a VR_DATA.
つまみ１３を操作したときに検出されるポテンショメータの変化量がＡ／Ｄ変換器１４によってＡ／Ｄ変換され、Ａ／Ｄ変換された値がＶＲ＿ＤＡＴＡとしてバッファ１５に格納される。 - 特許庁 - When a power supply command transmission completion flag is turned off (S25: No), a power supply command is written to a transmission buffer (S26), the power supply command transmission completion flag is turned on (S27) and the processing is ended.
電源投入コマンド送信済フラグがオフされていれば（Ｓ２５：Ｎｏ）、電源投入コマンド１を送信バッファへ書き込み（Ｓ２６）、電源投入コマンド送信済フラグをオンして（Ｓ２７）、この処理を終了する。 - 特許庁 - After the data transfer of a resident texture data group from the source ROM to the main RAM is completed, the decoration pattern control board 30 analyzes the performance display command stored in the command reception buffer, and performs the command.
常駐テクスチャデータ群のソースＲＯＭからメインＲＡＭへのデータ転送完了後、装飾図柄制御基板３０は、コマンド受信バッファに蓄積されていた演出表示コマンドを解析して実行する。 - 特許庁 - A recording control section 72 transmits and records the number of pieces of frame data DV equivalent to the count Frame_Cnt of the frame counter 42 stored in a buffer control section 50 from the start time of recording in order to the recording medium.
記録制御部７２は、記録開始時からバッファ制御部５０に蓄積されたＤＶフレームデータのうち、フレームカウンタ４２のカウント値Ｆｒａｍｅ＿Ｃｎｔに相当する個数分だけ順に記録媒体に転送させ、記録させる。 - 特許庁 - The control part 50 makes the track buffer 30 store GOP or VOBU of which the backward reproduction is performed and makes the MPEG decoder 40 output the image data in a state that the image data are stored.
制御部５０は、トラックバッファ３０に逆方向再生すべきＧＯＰまたはＶＯＢＵを記憶させ、かつ、これらの画像データを記憶させた状態で画像データをＭＰＥＧデコーダー４０に出力させるものである。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
