「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 367 368 369 370 371 372 373 374 375 .... 476 477 次へ＞- A network controller 2 includes the transmitting/receiving buffer 11; a protocol processing section 12; a network reception processing section 13; a network transmission processing section 14; a host request reception processing section 15; and a host response output processing section 16.
このネットワークコントローラ２は、送受信バッファ１１と、プロトコル処理部１２と、ネットワーク受信処理部１３と、ネットワーク送信処理部１４と、ホスト要求受信処理部１５と、ホスト応答出力処理部１６とを具備する。 - 特許庁 - Also, the control unit 13 writes out data to be transmitted in the main memory 14c to a transmission buffer 14b on the preset communication condition and transmits them to the terminal 30 by way of the comb port 1 and the modem 20.
また、制御ユニット１３は、予め設定した通信条件で、メインメモリ１４ｃ内の送信すべきデータを送信バッファ１４ｂに書き出し、コムポート１及びモデム２０を介して端末３０に送信する。 - 特許庁 - When the stored data quantity of the buffer memory increases up to a predetermined upper limit value, the movement of a scanning position along the main scanning direction of a scanning target image in a sub-scanning direction is stopped, and generation of image data is stopped.
バッファメモリのデータ蓄積量が所定の上限値まで増加した場合には、スキャン対象画像の主走査方向に沿った走査位置の、副走査方向への移動を停止し、画像データの生成を停止する。 - 特許庁 - To provide a base-isolating device which can reduce oscillations, generated by an earthquake, by means of a steel wire and a plurality of rings, and which can also buffer the oscillations by rigidity possessed by the base-isolating device itself.
鋼線及び複数のリングによって地震による揺動を抑制することができ、かつ、免震装置自体の有する剛性によっても揺動を緩衝することが可能な免震装置を提供することを課題とする。 - 特許庁 - To provide a method for fixing the end of a fiber rope, capable of obtaining a highly reliable end fixed body with good fixing efficiency in a simple operation without using a buffer material such as an adhesive or resin.
接着剤や樹脂などの緩衝材を使用することなく簡易な作業で定着効率がよく信頼性の高い端末定着体を得ることができる繊維ロープの端末定着方法を提供する。 - 特許庁 - The retrieval part 1510 accesses an article information storage device 1508 and refers to a schema to retrieve article relevant to the item received from the selection part 1504 and stores acquired article into a buffer (not shown).
検索部１５１０は、記事情報記憶装置１５０８にアクセスして、スキーマを参照することにより選択部１５０４から受け取った項目に関連する記事を検索し、取得した記事をバッファ（不図示）に格納する。 - 特許庁 - A transmission buffer section 206 decides a timing to send a transmission signal on the basis of the error detection information stored in the memory 205 and outputs the transmission signal to a transmission section 207 according to the decided timing.
送信バッファ部２０６は、メモリ２０５に格納された誤り検出情報に基づいて送信信号を伝送するタイミングを決定し、決定したタイミングに従って送信信号を送信部２０７に出力する。 - 特許庁 - A direct memory access controller 110 includes: a control circuit 111; a DMAC (a first DMA controller) 116; a selector 117; a buffer (a storage means) 118; and a DMAC (a second DMA controller) 119.
ダイレクトメモリアクセス制御装置１１０は、制御回路１１１、ＤＭＡＣ（第１のＤＭＡコントローラ）１１６、セレクタ１１７、バッファ（記憶手段）１１８、ＤＭＡＣ（第２のＤＭＡコントローラ）１１９を備えて構成されている。 - 特許庁 - Then, the type of the tag is checked, and if a condition is set in the parameter change table for the tag type, a change value thereof is obtained, and the read character string and the parameter after changing are set in the buffer (S40).
さらに、タグの種類をチェックし、そのタグ種類についてパラメータ変更テーブルに条件が指定されていれば、その変更値を取得し、変更後のパラメータとともに読み上げ文字列をバッファにセットする（Ｓ４０）。 - 特許庁 - To provide a data processing method capable of quickly and efficiently executing a plurality of data processings such as the retrieval and update of huge data by the absolute minimum number of input and output processings using a limited input and output buffer area.
長大データの検索，更新等の多数のデータ処理を限られた入出力バッファ領域を用いた必要最小限の入出力処理で高速かつ効率良く行えるデータ処理方法を提供すること。 - 特許庁 - To provide a signal generator and method, with which the phase shift by supply voltage, operating temperature and process variations are suppressed and the phase is easily adjusted with high precision even when an external load and output buffer structure are different.
電源電圧、動作温度、プロセスばらつきによる位相のずれを抑制し、かつ外部負荷や出力バッファ構成が異なる場合でも高精度かつ容易に調整できる信号発生装置および方法を提供する。 - 特許庁 - When data are inputted from the PC not shown in the figure through a communication port 14 to communication control equipment 1, these data are read to a first data buffer 133 of a RAM 13 and written to a line terminator 15 by a means 31 later.
図示しないパソコンより、通信ポート14を介して通信制御装置１にデータが入力されると、ＲＡＭ13の第１データバッファ133にリードされた後、手段131によって回線終端装置１５ライトされる。 - 特許庁 - To provide the bus conflict preventing circuit which prevents unnecessary data from being sent out of other tri-state buffers which have failed to acquire the bus right because of slight time differences after access to the tri-state buffer having acquired the bus right at the earliest is completed.
一番早くバス権を獲得した３ステートバッファのアクセス終了後、少しの時間差でバス権を取れなかった他の３ステートバッファからの不要データ送出を止めるバス競合防止回路の提供にある。 - 特許庁 - On the surface of a wall face material 24 such as an upholstery of car and and an outside side plate, the speaker box 23 covered with the buffer material 25 is pressed with a holding member 36 as the upholstery or a design member and fixed with a bolt 29.
車体の内装材や外側の側板などの壁面材２４の表面に、緩衝材２５で覆ったスピーカボックス２３を、内装材や意匠部材としての保持部材３６で押圧し、ボルト２９で固定する。 - 特許庁 - When a cell is received in a short interval than a predetermined interval, a cell interval control part 223 instructs that the cell is held in a cell buffer 233, and an idle cell is alternatively sent from an idle cell creation part 234.
所定の間隔よりも短い間隔でセルを受信した場合、セル間隔制御部２２３は、当該のセルをセルバッファ２３３に保持しするように指示し、代わりにアイドルセル生成部２３４からアイドルセルを送出させる。 - 特許庁 - To compress image data composed of raster data and attribute bits with leaving information on attribute bits at a maximum, while restricting the compression ratio of the raster data to a minimum, if the output buffer size is limited after the compression.
ラスタデータと属性ビットからなる画像データについて、圧縮後の出力バッファサイズが制限される場合に、ラスタデータの圧縮率を最低限に抑制し、属性ビットの情報を最大限に残した圧縮を行う。 - 特許庁 - To facilitate the tractive protrusion on a truck belt to intrude into the snow, strengthen buffer force to the external force, and lessen slippage on consolidated snow when a snow vehicle or the like travels on consolidated snow.
雪上車等が固結雪面上を走行する際に、トラックベルトの牽引突起の雪面内への貫入が容易であって、外力に対する緩衝力が強く、かつ固結雪面上におけるスリップを少なくする。 - 特許庁 - Corresponding interpolated frame data are acquired (S21) and are written into a data buffer (S22) in accordance with the output timing of the MIDI beat clock signal, and the data are displayed on a display (S25) at a frame display timing (S23:YES).
ＭＩＤＩビートクロック信号の出力タイミングに合わせて、対応する補間フレームデータを取得して（Ｓ２１）データバッファに書き出し（Ｓ２２）、フレーム表示タイミングが来たら（Ｓ２３：ＹＥＳ）、ディスプレイに表示する（Ｓ２５）。 - 特許庁 - The inside of the cylinder 22 is partitioned into a first compartment A1 and a second compartment A2 by a partitioning wall part 24a of the engagement element 24, and the compartments A1 and A2 are filled with a liquid buffer agent 26.
さらに、シリンダ２２内は、係合子２４の区画壁部２４ａによって第１区画室Ａ１と第２区画室Ａ２とに区画され、それら区画室Ａ１，Ａ２内には液状緩衝剤２６が充填されている。 - 特許庁 - While referring to the pixel values, which are held in the n×n buffer 2, within the range of n×n with the processing target pixel as a center, an adder 3 adds all the pixel values within the range of n×n with a processing image as a center.
加算器３はｎ×ｎバッファ２で保持している処理対象画素を中心とするｎ×ｎの範囲の画素値を参照し、処理画像を中心とするｎ×ｎの範囲内の画素値を全て加算する。 - 特許庁 - An acceleration acquisition section 35 in a pronunciation control apparatus writes in a ring buffer 36: acceleration components ax, ay, and az detected by an acceleration sensor 21; and an acceleration absolute value obtained from those acceleration components ax, ay, and az.
加速度取得部３５は、加速度センサ２１が検出した加速度成分ａ_ｘ，ａ_ｙ，ａ_ｚとそれらの加速度成分ａ_ｘ，ａ_ｙ，ａ_ｚから得た加速度絶対値ａｓをリングバッファ３６に書き込む。 - 特許庁 - In this workpiece machining device 1, the cassette 50 is immediately supplied from a buffer conveyor 12 to a workpiece supply device 13 after the empty cassette 50 is carried out to an empty cassette carrying device 14 from the workpiece supply device 13.
ワーク供給装置１３から空のカセット５０が空カセット搬送装置１４へ搬出された後にバッファコンベヤ１２からワーク供給装置１３へ直ちにカセット５０が供給されるワーク加工装置１とした。 - 特許庁 - An update request processing part 46 reports, upon receipt of an update request of firmware from a host, completion of update to the host when new firmware transferred from the host is received and stored in a buffer memory 38.
更新要求処理部４６は、ホストからファームウェアの更新要求を受けた際に、ホストから転送された新ファームウェアを受信してバッファメモリ３８に格納した時点でホストに更新終了を通知する。 - 特許庁 - A simultaneous notice holding part 62 holds the previously reported simultaneous output elements in a simultaneous output element buffer, so as to immediately use the elements for executing the address translation when the address translation is enabled.
同時通知保持部６２は、アドレス変換が行なえる状態になった時にすぐにアドレス変換実行に使用できるように先行通知された前記同時出力要素を同時出力要素バッファに保持する。 - 特許庁 - The low active generator 40 generates a low active signal lowactive, a delay generator 42 enables a delay signal tRAS delay according to that low active signal lowactive and the delay signal tRAS delay is fed back to the input buffer generator 34.
ローアクティブジェネレータ４０は、ローアクティブ信号lowactiveを発生し、遅延ジェネレータ４２は、そのローアクティブ信号low activeに従って遅延信号tRAS delayをイネーブルさせ、遅延信号tRAS delayは、入力バッファジェネレータ３４にフィードバックされる。 - 特許庁 - An equalizer circuit 2 is connected between the amplifier circuit 1 and the buffer circuit 3 to add RIAA characteristics to the AC component 62a of the amplification signal 62, and negatively feeds back the AC component 62a to the amplifier circuit 1.
イコライザ回路２は、増幅回路１とバッファ回路３との間に接続され、増幅信号６２の交流成分６２ａにＲＩＡＡ特性を付与して、交流成分６２ａを増幅回路１に負帰還させる。 - 特許庁 - At this time, intraluminal pressure fluctuation due to volume variation of the lumen is absorbed at the buffer tank 106, so the pressure sensor can perform pressure measurement stably, and stabilization of automatic gas supply into the lumen can be achieved.
その際、管腔内の容積変化による圧力変動はバッファタンク１０６で緩和されるので、圧力センサによる圧力測定を安定して行うことができ、管腔内への自動送気の安定化を図ることができる。 - 特許庁 - The buffer server 21 divides multimedia information received from a terminal, cyclically transfers the divided division multimedia information to a plurality of disk servers and stores a frame number-DS number contrast table 71.
バッファサーバ２１は、端末から受信したマルチメディア情報を分割し、分割した分割マルチメディア情報を複数個のディスクサーバに循環的に転送すると共に、フレーム番号−ＤＳ番号対照表７１を記憶する。 - 特許庁 - At an interval between lots, the ghost wafer G in the buffer cassette 131 is collected into a cassette station 2 using respective transfer units 122, 31, 30 and 7 in this order at timing not affecting the treatment of the other wafer.
そして，ロットとロットの間の切れ目で，他のウェハ処理に影響を与えないタイミングで，バッファカセット１３１内のゴーストウェハＧを，各搬送ユニット１２２，３１，３０，７を順に用いてカセットステーション２に回収する。 - 特許庁 - To provide an oscillation circuit which outputs a stable oscillation output at high speed, with respect to the oscillation circuit including a buffer amplifier for buffering an oscillation output of an oscillation circuit section.
本発明は発振回路部の発振出力をバッファするバッファアンプを有する発振回路に関し、安定した発振出力を高速に出力することが可能な発振回路を提供することを目的とする。 - 特許庁 - In the device and the method, different output buffer blocks are controlled by at least two polarity signal lines, driven at different timing, and reverse the polarities of output voltages.
このデバイスおよび方法では、少なくとも２本の極性信号線により、それぞれ異なる出力バッファブロックを制御し、互いに異なるタイミングで出力バッファブロックを駆動して出力電圧の極性を反転させる。 - 特許庁 - The format determining unit 913 makes a data selector 914 select either an output signal of the RGB encoder A or an output signal of the RGB encoder B according to the subtracted results and write the selected signal in the frame buffer 92.
フォーマット判定器９１３は減算結果よりＲＧＢエンコーダＡの出力信号か、ＲＧＢエンコーダＢの出力信号いずれかを、データセレクタ９１４に選択させ、フレームバッファ９２に書き込ませる。 - 特許庁 - The terminal devices make accesses to other terminal devices, download the performance data stored in the respective terminal devices in parallel, store the data in a buffer 12 and meanwhile a reproducing section 15 streaming reproduces the performance data.
端末装置は、他の端末装置にアクセスしてそれぞれの端末装置が記憶している演奏データを並行してダウンロードしてバッファ１２に記憶しつつ、再生部１５がこの演奏データをストリーミング再生する。 - 特許庁 - A PLL circuit 2 controls the phase and frequency of a clock signal C0 to be supplied to a synchronous circuit body 1 based on a clock signal C0' outputted from a buffer circuit group in the body 1.
ＰＬＬ回路２は、同期式回路本体１のバッファ回路群から出力されたクロック信号Ｃ_0 ′に基づいて、同期式回路本体１に供給するクロック信号Ｃ_0 の位相および周波数を制御する。 - 特許庁 - Then, processing for forming an epitaxial layer whose impurity concentration is lower than that of the n type buffer layer 3, and for selectively injecting the n type impurity and the p type impurity into the upper face is repeated.
次に、不純物濃度がｎ型バッファー層３の不純物濃度よりも低いエピタキシャル層を形成し、その上面にｎ型不純物及びｐ型不純物を選択的に注入する処理を繰り返す。 - 特許庁 - In a multiplexer 18, the restored and reproduced image signal, entered from the buffer 16, is synchronized with the horizontal and vertical synchronization signals of the image signal entered from a synchronizing signal separator 17 and is output.
マルチプレクサ１８はバッファ１６から入力される復元再生した映像信号を、同期信号分離器１７から入力される映像信号の水平及び垂直同期信号に同期さて出力する。 - 特許庁 - A separation circuit 12 for extracting a variety of information from the vertical blanking period of the analog video signal and a detection circuit 19 for detecting the address of a user data area in the packet of the buffer circuit 15 are provided.
アナログビデオ信号の垂直ブランキング期間から各種の情報を取り出す分離回路１２と、バッファ回路１５をおけるパケットのうちのユーザデータエリアのアドレスを検出する検出回路１９とを設ける。 - 特許庁 - As a result, overflow or underflow of the buffer to be caused in the dissidence between the processing clocks of the encoder and the decoder can be avoided and a decoded image can be prevented from being frozen or skipped.
この結果、エンコーダとデコーダの処理クロックの不一致によって発生するバッファのオーバーフローやアンダーフローを回避することができ、また、デコードした画像がスチル又はスキップするという不具合を未然に防止することができる。 - 特許庁 - To provide an information processor, an arithmetic processor, and a branch prediction method capable of dynamically limiting reading of a part of a branch target address in performing branch prediction by using a branch target buffer.
分岐先バッファを用いて分岐予測を行う際に、分岐先アドレスの一部に対する読み込みを動的に制限することができる情報処理装置、演算処理装置および分岐予測方法を提供する。 - 特許庁 - The semiconductor integrated circuit device comprises a pad 1 for external connection, an electrostatic discharge protective circuit 2, an output circuit 3, an output buffer circuit 4, an output signal fixing circuit 19, and an internal circuit 21.
半導体集積回路装置は、外部接続用パッド１と、静電放電保護回路２と、出力回路３と、出力プリバッファ回路４と、出力信号固定用回路１９と、内部回路２１とを備えている。 - 特許庁 - A buffer is added into a colloidal dispersion solution made of compound metal particles of a plurality of metal elements, and the compound metal particles are carried on a conductive carbon carrier, thereby, a catalyst for fuel cell is prepared.
複数の金属元素による複合金属粒子からなるコロイド分散溶液に緩衝剤を添加すると共に導電性カーボン担体に複合金属粒子を担持することにより燃料電池用触媒を調製する。 - 特許庁 - By using the two memory portions, even if one portion receives an excessive delay, it makes possible that the buffer generates the arrangement data stream from a plurality of delayed data portions by latency time of n bit block level.
２つのメモリ部を使用することによって、たとえ１つの部分が過度の遅延を受けても、バッファがｎビットブロックレベルの待ち時間で複数の遅延されたデータ部分から配列データストリームを生成することを可能とする。 - 特許庁 - A noise prediction Bayes' learning unit 35 predicts a true speech component in voice data used for speaker adaptation based on the noise data stored in the noise buffer 34, and then determines the distribution of the true speech component.
そして、ノイズ予測ベイズ学習器３５は、話者適応に用いる音声データにおける真の音声成分を、ノイズバッファ３４に記憶されたノイズデータに基づいて予測し、その真の音声成分の分布を求める。 - 特許庁 - To provide an ink jet recorder and a method for filling ink in which ink can be introduced smoothly by introducing the preserved liquid filled in a buffer tank to an ink jet head before ink is introduced to a head unit.
ヘッドユニットへのインクの導入前にバッファタンクに充填した保存液をインクジェットヘッドに導入し、続くインクの導入をスムーズに行うことができるインクジェット記録装置およびインク充填方法を提供する。 - 特許庁 - If the value indicates a number of clock cycles N that is less than a threshold number, the memory device transfers data associated with a first address between the signaling interface and the data buffer during each of the N cycles of the clock signal.
この値が、閾値数未満であるクロックサイクル数Ｎを示す場合には、メモリ装置は、クロック信号のＮサイクルのそれぞれの間に、信号インタフェースとデータバッファとの間で、第１のアドレスに関連するデータを転送する。 - 特許庁 - The particle filter units 108 and 110 include z-buffers and calculate probabilities of the particle configurations by comparing the z-buffer projection images of the particle configurations with the skin color map 140 and the edge image 140.
パーティクルフィルタユニット１０８及び１１０はｚバッファを含み、パーティクル形状のｚバッファ投影画像を肌色マップ１４０及びエッジ画像１４２と比較することによって、パーティクル形状の確率を計算する。 - 特許庁 - The buffer reading circuit 110 reads out first and second image data which includes the object data and are for displaying the first and second images from the first and second readout regions specified by the readout position designation circuit 109.
バッファ読出回路１１０は、読出位置指定回路１０９が指定した第１及び第２の読み出し領域から、オブジェクトデータを含み、第１及び第２の画像を表示するための第１及び第２の画像データを読み出す。 - 特許庁 - On a single-crystal substrate 1, a buffer layer 2 and an optical waveguide layer 3 are formed and in the optical waveguide layer 3, a ridge type channel optical waveguide 4 is formed along the length of the single-crystal substrate 1.
単結晶基板１上にはバッファ層２及び光導波路層３が形成され、光導波路層３には単結晶基板１の長手方向に沿ってリッジ型のチャンネル光導波路４が形成されている。 - 特許庁 - To provide a buffer layer structure based on a doped ceria for obtaining an optimum lattice alignment with a YBCO layer in a conductor, a lattice alignment layer used in the structure, and a method of manufacturing the structure.
導体内でＹＢＣＯ層との最適化された格子整合をもたらすためのドープしたセリアをベースとするバッファ層構造、前記構造中で使用する格子整合層、およびその製造方法を提供すること。 - 特許庁 - When receiving a packet, the packet relay apparatus 100 specifies the queue to which the received packet belongs, from among the plurality of queues, and temporarily stores the packet in the specified queue in the buffer memory 122.
パケット中継装置１００は、パケットを受信すると、受信したパケットが属するキューを前記複数のキューの中から判別し、バッファメモリ１２２内の前記判別されたキューに対して前記パケットを一時的に格納する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
