「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 379 380 381 382 383 384 385 386 387 .... 476 477 次へ＞- In the case of the printing job for which two-way communication between the client and the printer is requested, only the print queue is stored in the buffer, and a wait signal for allowing the transmission of the main body data of the printing job to wait is outputted to the client.
クライアントとプリンタとの間で双方向通信の要求される印刷ジョブの場合は、印刷キューのみをバッファに蓄積するとともに、クライアントには印刷ジョブの本体データの送出を待機させるウェイト信号を出力する。 - 特許庁 - The second buffer is composed of a nonvolatile memory that retain recorded data within a memory cell even when power is turned off, since segmental data to be stored in the disk is stored, it is provided to the disk at once.
第２のバッファは、電源が遮断されてもメモリセルに記録されたデータが消滅されない不揮発性メモリ装置から構成され、ディスクに貯蔵される断片のデータを貯蔵して置いたからこれを一度にディスクに提供する。 - 特許庁 - An image reading part 12 supplies each image read from the frame buffer 10 to an image processing part 14, and supplies the image picked up by the second image pickup device 2b and the fourth image pickup device 2d to a moving amount detection part 16.
画像読出部１２は、フレームバッファ１０から読み出した各画像を画像処理部１４に供給し、第２撮像装置２ｂおよび第４撮像装置２ｄで撮像された画像を移動量検出部１６に供給する。 - 特許庁 - In the case that it is not stored there, an alternative area wherein the alternative data is recorded is sought to read it, and other alternative data is read from this alternative area and is stored in the buffer memory (steps S106 to S113).
格納されていないときには、その代替データが記録されている代替領域へシークして読み取るとともに、その代替領域内から他の代替データも読み取ってバッファメモリに格納する（ステップＳ１０６〜Ｓ１１３）。 - 特許庁 - A game machine 1 is provided with a game operating part 20 including a game space operating part 26, an image processing part 40 including a coordinates transformation processing part 42, a texture mapping processing part 44 and a shading processing part 46, and a circle frame buffer 50.
ゲーム装置１は、ゲーム空間演算部２６を含むゲーム演算部２０と、座標変換処理部４２、テクスチャマッピング処理部４４、シェーディング処理部４６を含む画像処理部４０と、円形フレームバッファ５０を備えている。 - 特許庁 - Hydrogen gas supplied from the entrance 24 of the fuel passages branches from a main passage 44 on supply side and is supplied to the fuel passages 32 of each stage and is introduced to the buffer passage 42 by merging at a main passage 45 on exhaust side.
燃料流路入り口２４から供給された水素ガスは、供給側主流路４４から分岐して各段の燃料流路３２に供給され、排出側主流路４５で合流してバッファ流路４２に導かれる。 - 特許庁 - Flat planar buffer materials 31 and 32 are stuck to the outside surfaces of upper and lower surface plates (stages) 11 and 12 of a rigid body plate press 1 having an alignment mechanism to perform panel alignment by aligning the array substrate 21 and the counter substrate 22.
アレイ基板２１と対向基板２２とを位置合わせして貼り合わせる、位置合わせ機構を備えた剛体盤プレス１において、上下の定盤（ステージ）１１，１２の外面に、平板状の緩衝材３１，３２を貼り付ける。 - 特許庁 - In a highly minute image creating part 200, an image storage part 210 successively stores attention images (R0, R1, R2, ..., Rn) included in photography frames (F0, F1, F2, ..., Fn) sent consecutively from a camera 10 in an incorporated buffer.
高精細画像作成部２００において，画像格納部２１０は，内蔵するバッファに，カメラ１０から連続的に送られて来る撮影フレーム（Ｆ０，Ｆ１，Ｆ２，……，Ｆｎ）に含まれる注目画像（Ｒ０，Ｒ１，Ｒ２，……，Ｒｎ）を順次格納する。 - 特許庁 - To improve the utilization rate of storage areas for respective resources and to shorten a transfer time in the case of transfer from the buffer area of an image (semiconductor) memory for primarily storing input/output images to an HDD for saving compressed data.
入出力画像を一次的に記憶する画像（半導体）メモリのバッファ領域から圧縮データ保存用のＨＤＤへの転送に際し各リソースの記憶領域の利用率の向上、転送時間の短縮化を図る。 - 特許庁 - The coordinates of each apex of a transparent polygon forming the transparent object are projected and converted on a screen to determine which region the transparent polygon corresponds to in coordinate systems defined in the frame buffer and in the generated background texture.
一方、透明物体を構成する透明ポリゴンの各頂点の座標をスクリーン上に投影変換し、当該透明ポリゴンがフレームバッファおよび生成した背景テクスチャに定義した座標系におけるどこに対応するかを判定する。 - 特許庁 - The storage device subsystem storing the log data is controlled from the database management system 102 on a host computer 101, and a log-dedicated buffer area corresponding to size of the log data required for the restoration is secured on a disk cache of the storage device subsystem.
ホストコンピュータ上のデータベース管理システムから、ログデータを格納する記憶装置サブシステムを制御し、記憶装置サブシステムのディスクキャッシュ上に、回復に必要となるログデータのサイズ分のログ専用バッファ領域を確保しておく。 - 特許庁 - The DMA controller 15 reads the heading 4 bytes of the TS packet disposed in the buffer of the memory 16 and following 184 bytes of '0' remaining by the TS packet size and outputs them to the HSD output 102.
ＤＭＡ制御部１５は内蔵メモリ１６のバッファに配置されているＴＳパケットの先頭４バイト及び引き続きＴＳパケット・サイズ分残りである１８４バイト分の“０”を読込み、ＨＳＤ出力１０２へ出力する。 - 特許庁 - To provide a data buffer device capable of preventing spike from occurring in a signal for notifying the outside of the permission/inhibition of writing and reading in using an asynchronous clock signal to write and read data.
非同期のクロック信号を用いてデータの書き込みおよび読み出しを行う際に、書き込みおよび読み出しの許可／禁止を外部に通知するための信号にスパイクが発生することを防止できるデータバッファ装置を提供する。 - 特許庁 - A laminate structure of InP buffer layer 14, an active layer 16, a InP spacer layer 18 in the thickness of 200 nm, a GaInAs diffraction grating 20, and a InP clad layer 22 embedding the diffraction grating is provided on a InP substrate 12.
ＩｎＰ基板１２上に、ＩｎＰバッファ層１４、活性層１６、膜厚２００ｎｍのＩｎＰスペーサ層１８、のＧａＩｎＡｓ回折格子２０、及び回折格子を埋め込んだＩｎＰクラッド層２２の積層構造を備える。 - 特許庁 - The counter electrode circuit 204 is composed of a DC amplifying circuit 2, which is composed of an operational amplifier 4 and a buffer circuit 8 outputting a counter electrode signal 6 outputted by the operational amplifier with low impedance.
対向電極回路２０４は、直流増幅回路２により構成され、直流増幅回路２は、オペアンプ４と同オペアンプが出力する対向電極信号６を低インピーダンスで出力するバッファ回路８により構成されている。 - 特許庁 - When the data are SDTV signals, the buffer memory 20 is regarded as one bank, processing data are successively written in one bank, the written processing data are read out and supplied to the succeeding processing part, wherein pipeline processing is not performed.
一方、データがＳＤＴＶ信号であった場合には、バッファメモリ２０を１つのバンクにして、処理データを１つのバンクに順次書き込み、書き込まれた処理データを読み出し次段の処理部に供給して、パイプライン処理は行わない。 - 特許庁 - To mitigate the load of a control microcomputer and to shorten a response processing time at the time of restarting take-in processing of data when processing is restarted and data series stored in a buffer memory are coupled after interruption of take-in processing of data.
データ取り込み処理を中断後、再開してバッファメモリ内に格納されるデータ系列を連結する場合に、制御マイコンに対する負荷を軽減するとともにデータ取り込み処理を再開する際の応答処理時間を短縮する。 - 特許庁 - To provide a data input/output circuit of a flash memory device which allows increasing the data input/output speed, and decreasing the page buffer size, by outputting and inputting data via dual data input/output nodes.
デュアルデータ入出力ノードを介してデータが入出力されるようにすることにより、データの入出力速度を増加させ、ページバッファの大きさを減少させることが可能なフラッシュメモリ装置のデータ入出力回路を提供すること。 - 特許庁 - In the area of the substrate 21 and buffer layer where a 1st ground electrode 27-1 and a 2nd ground electrode 27-2 are formed, 1st ground electrode groove parts 28-1 and 28-2 which are arcuate are formed.
さらに、基板２１及びバッファ層２９の第１の接地電極２７−１及び第２の接地電極２７−２が形成されたそれぞれの領域に、円弧状の第１の接地電極溝部２８−１及び２８−２を形成する。 - 特許庁 - Then the processing circuit 2r converts the pixel buffers in the display buffer into pixel data which are seen through the translucent color and outputs the pixel data as the operation result as new pixel data to the attribute controller 2k.
そして、透過色及び半透明色処理回路2rは、表示バッファの画素データを、半透明色を通して見た状態の画素データに変換し、演算した結果の画素データを新たな画素データとして、アトリビュートコントローラ2kへ出力する。 - 特許庁 - The storage controller performs processing for controlling the operation of the storage for a first storage control command output from the host device and storing a third storage control command in a command buffer part when receiving a second storage control command.
ストレージコントローラは、ホスト装置が出力する第１ストレージ制御コマンドに対してストレージの動作を制御し、第２ストレージ制御コマンドに対して後続の第３ストレージ制御コマンドをコマンドバッファ部に格納する処理を行なう。 - 特許庁 - That means, the photosensitive resin layer 8 can be utilized not only as a mask layer for providing the source electrode 3 and the drain electrode 4, but also as a buffer layer for providing the organic semiconductor layer 9 above the surface of a resin layer 7.
つまり、感光性樹脂層８をソース電極３及びドレイン電極４を設けるためのマスク層として利用するだけでなく、有機半導体層９を樹脂層７の表面上に設けるための緩衝層として利用できる。 - 特許庁 - The resetting means 133 resets the data register in the case the data register 131 converts all the printing data stored in the image buffer to pin/nozzle driving data so as to produce null data in the data register.
本発明では、リセット手段１３３は、データレジスタ１３１がイメージバッファに格納された印字データを全てピン／ノズル駆動データに変換したときは、当該データレジスタをリセットすることで、当該データレジスタにｎｕｌｌデータを生成させる。 - 特許庁 - The speaker terminal 10 reproduces the audio data accumulated in the data buffer 111A, when the received reproduction permission flag indicates permission of reproduction; and otherwise, the accumulated data is discarded and reproduction is not performed.
スピーカ端末１０は、受信した再生可否フラグが再生を許可する旨を示す場合にはデータバッファ１１１Ａに蓄積されたオーディオデータを再生する一方、それ以外の場合には、蓄積されたデータを破棄して再生を行わない。 - 特許庁 - The abort filter 12 detects the storage amount of a buffer group 4 and aborts the ATM cell from the address converter 11, on the basis of the abort identifier added to the ATM cell when the storage amount exceeds a prescribed threshold.
廃棄フィルタ１２では、バッファ群４の蓄積量が検出されており、その蓄積量が所定の閾値を越えている場合には、アドレス変換器１１からのATMセルが、それに付加されている廃棄識別子に基づいて廃棄される。 - 特許庁 - A virtual wiring model 21 exclusive for clock wiring and a power ratio model 22 to the in-cell power of a clock buffer to the switching power of the clock wiring are preliminarily defined in order to estimate the clock system power of an LSI prior to layout design.
ＬＳＩのクロック系電力をレイアウト設計以前に見積もるべく、あらかじめクロック配線専用の仮想配線モデル２１と、クロックバッファのセル内電力とクロック配線のスイッチング電力との電力比率モデル２２と、を定義する。 - 特許庁 - A charge pump 15 compares the average time of Hi interval between data L-DATA, latched by a latch clock L-CLK having the same frequency and the receiving data R-DATA, and delivers the comparison results to the data-adjusting buffer 14.
チャージポンプ１５は、周波数が同一のラッチクロックＬ−ＣＬＫによってラッチされたラッチデータＬ−ＤＡＴＡと、受信データＲ−ＤＡＴＡとのＨｉ期間の平均時間を比較し、その結果をデータ調整バッファ１４に与える。 - 特許庁 - On receipt of an instruction to load data from the storage to the memory, the addresses conversion index buffer registers the addresses of a corresponding virtual page and the storage to thereby complete processing without reading/writing data between the memory and the storage.
これにより、ストレージからメモリへのデータロードの指示に際して、このアドレス変換索引バッファには、当該仮想ページとストレージのアドレスを登録する事により、メモリとストレージ間のリード・ライトを発生させずに処理を完了することができる。 - 特許庁 - The gas mixture in which the hyperpolarization xenon gas is enriched can be obtained at an outlet of the membrane impermeable gas path (15), and at the same time, a membrane permeable gas which becomes substantial from the buffer gas can be obtained at an outlet of the membrane permeable gas path (16).
膜不透過ガス流路（１５）の出口において過分極キセノンガスが富化されたガス混合物を得るとともに、膜透過ガス流路（１６）の出口において緩衝用ガスから実質的になる膜透過ガスを得る。 - 特許庁 - The DMA control part 24 controls the DMA processing part 25 so as to transfer the packet in the FIFO buffer memory 23 to a packet storage area formed in a main memory 9 in accordance with a communication end point being a destination of the packet.
ＤＭＡ制御部２４は、ＦＩＦＯバッファメモリ２３内のパケットをその宛先である通信端点に対応してメインメモリ９内に形成されたパケット格納領域に転送するように、ＤＭＡ処理部２５を制御する。 - 特許庁 - An intra-group logical circuit arrangement wiring means 5 gives an arrangement position constraint to the inserted relay buffer, gives a wiring length constraint to wiring passing in a group and performs the arrangement and wiring of a logical circuit in the group.
グループ内論理回路配置配線手段５は挿入された中継バッファに対する配置位置制約を与え、グループ内を通過する配線に配線長制約を与えてグループ内の論理回路の配置及び配線を行う。 - 特許庁 - Each of the buffer circuits 40 corrects the reference voltage input from an opposing electrode driving inverter 38 in accordance with the corrected signal input from the dimming processing part 36 and applies this corrected reference voltage to each of the opposing electrodes 26 as the common signal.
各バッファ回路４０は、対向電極駆動インバータ３８から入力した基準電圧を、ディミング処理部３６から入力された補正信号に応じて補正し、これをコモン信号として各対向電極２６に印加する。 - 特許庁 - Therefore, the input/output buffer generates the analog signal or the digital signal inputted to the pad as the internal analog signal and the internal digital signal and outputs a digital signal to the pad in response to an internal signal pair.
したがって、本発明の入出力バッファは、パッドに入力されるアナログ信号またはデジタル信号を、内部アナログ信号と内部デジタル信号として生成し、内部信号対に応答してパッドにデジタル信号を出力する。 - 特許庁 - The buffer layer is provided between the source electrode layer and the drain electrode layer, and the semiconductor layer forming the channel formation region, and is provided particularly for relaxing the electric field in the vicinity of a drain edge and improving the withstanding voltage of the transistor.
バッファ層は、チャネル形成領域を形成する半導体層とソース電極層及びドレイン電極層との間にあって、特にドレイン端近傍の電界を緩和して、トランジスタの耐圧を向上させるように設けられる。 - 特許庁 - Further, heat treatment is performed after the transparent electrode layer is formed to repair defects such point defects present in the crystal structure of a buffer layer, a light absorbing layer, or the transparent electrode layer for restoration of the original crystal structure.
さらに、透明電極層を形成した後に熱処理を施し、バッファ層ないし光吸収層、又は透明電極層の結晶構造中に存在する点欠陥等の欠陥を修復して元の結晶構造に復元する。 - 特許庁 - Thereby, the lifetime value from interface of the first semiconductor layer 1 and a second semiconductor layer 2 to a cathode side end of a region, in which the net doping concentration of the broad buffer structure in the first semiconductor layer becomes maximum, becomes generally uniform.
これによって、第１半導体層１と第２半導体層２との界面から、第１半導体層内のブロードバッファ構造のネットドーピング濃度が極大となる領域のカソード側の端部までのライフタイム値が概ね一様となる。 - 特許庁 - The read counter 4 increments synchronously with the read clock CKr only while the write end signal is inputted, and an output signal controller outputs data stored in the buffer indicated by the incremented value Cr.
読み出しカウンタ４は、書き込み終了信号が入力されている間のみ、読み出しクロックＣＫｒに同期してインクリメントし、出力信号制御部は、そのインクリメント値Ｃｒが示すバッファに格納されたデータを出力する。 - 特許庁 - Or the recovering equipment has a gas compressor 18 for compressing the gaseous mixture composed of the gaseous sulfur hexafluoride and the incompressible gas, a buffer tank 26 or reservoir tank 27 for housing the compressed gaseous mixture and the gas separator 14.
あるいは六弗化硫黄ガスと非凝縮性ガスとの混合ガスを圧縮するガス圧縮機１８、圧縮された混合ガスを収容するバッファタンク２６またはリザーバタンク２７、およびガス分離装置１４を備えた回収装置。 - 特許庁 - The demodulation circuit 3A has a second synchronizing circuit (DLL) 30, a clock selector circuit (SEL) 25, a sampling register (Sampler) 28, an alignment calculation circuit (calculator) 40, a decoder circuit (Decoder) 50 and a local buffer (BUF).
復調回路３Ａは、第２の同期回路（ＤＬＬ）３０とクロック選択回路（ＳＥＬ）２５とサンプリングレジスタ（Ｓａｍｐｌｅｒ）２８とアライメント計算回路（Ｃａｌｉｃｕｌａｔｏｒ）４０と復号回路（Ｄｅｃｏｄｅｒ）５０とローカルバッファ（ＢＵＦ）とを有する。 - 特許庁 - To provide a structure of epitaxial wafer capable of achieving surface planarity, high orientation and low dislocation density when GaN thin film crystal grown on an Si substrate through an AlN single layer buffer has a film thickness of 1 μm or less.
ＡｌＮ単層バッファーを介したＳｉ基板上のＧａＮ薄膜結晶が、１μｍ以下の膜厚において、表面平坦、高配向性、低転位密度を実現することのできるエピタキシャルウェハの構造を提供すること。 - 特許庁 - To obtain a network camera which can record an image and sound before the occurrence of a change by sending information of sound change and image change prior to corresponding image and sound and eliminates the need of a buffer in a server when performing storage.
音声変化や画像変化の情報を対応する画像，音声よりも先に送ることにより、変化発生の以前の画像，音声を記録することができ、蓄積を行う際に、サーバ内でバッファを不要とするネットワークカメラを得る。 - 特許庁 - In each light receiving circuit 70, a high-frequency signal based upon infrared rays incident on a photodiode 50 is inputted to an add circuit 84 through a preamplifier circuit 78, a buffer amplifier circuit 80 and a switching circuit 82.
複数の受光回路７０のそれぞれにおいて、フォトダイオード７０に入射された赤外線に従う高周波信号が、前置増幅回路７８，バッファ増幅回路８０およびスイッチ回路８２を介して、加算回路８４に入力される。 - 特許庁 - A switching section 3 inputs the original bit stream A outputted from the buffer section 2 and the converted bit stream (a) outputted from the transcoder 1 and outputs the corresponding frame by switching the frame to either one in accordance with an instruction from the outside.
切替部３はバッファ部２出力の原ビットストリームＡとトランスコーダ１出力の変換ビットストリームａとを入力し対応するフレームを外部からの指示でいずれか一方に切り替えて外部へ出力している。 - 特許庁 - The fuse pattern film is provided by performing the same steps as those of forming a metal wiring, and the buffer pattern film is provided by performing the same steps as those of forming the upper electrode of the bit line and the capacitor.
ここで、前記ヒューズパターン膜は金属配線を形成する工程と同一な工程の遂行によって備えられ、前記バッファーパターン膜はビットライン及びキャパシターの上部電極を形成する工程と同じ工程によって備えられる。 - 特許庁 - Next, the CPU 1 reads cursor data on the cursor displayed in the area including the present position from the cursor data storage area 22, stores them into a video buffer area inside a RAM 4, and reads them to send out them to the display device 6.
次に、ＣＰＵ１はカーソルデータ記憶エリア22から、現在の位置を含む領域で表示されるカーソルのカーソルデータを読み出し、ＲＡＭ４内のビデオバッファ領域に格納した後、読み出して表示装置６に送出する。 - 特許庁 - Audio data read out of a CD drive are written on a hard disk 6 more speedily than an audio reproducing rate, and these written audio data are read out more speedily than the audio reproducing rate and outputted to an audio output interface (buffer memory).
ＣＤドライブから読み出したオーディオデータをオーディオ再生レートよりも高速にハードディスク６に書き込み、この書き込んだオーディオデータをオーディオ再生レートよりも高速に読み出してオーディオ出力インタフェース（バッファメモリ）に出力する。 - 特許庁 - Moreover, the above DC voltage is inputted into an OR circuit 5 to actuate a power circuit 1, and also to actuate a microcomputer 7 through a buffer 6, and it automatically starts the DC voltage outputted from a power circuit 1.
また、前記直流電圧はＯＲ回路５に入力して電源回路１を作動させると共に、バッファ６を介してマイコン７を作動させ、電源回路１から出力される直流電圧を自動的に立ち上げる。 - 特許庁 - To provide a semiconductor disk device that can reliably store data sent by a writing command from a central processing unit and temporarily stored in a buffer, even if driving voltage fails.
駆動電圧に異常が生じた場合においても、中央処理装置からの書き込み指令に基づき送出され、バッファに一時的に蓄積されている状態のデータを確実に格納することのできる半導体ディスク装置の提供。 - 特許庁 - The buffer circuit 251 comprises a high-side Pch-MOS 252 operated by a logic circuit from the high-side selector circuit 255 and a low-side Nch-MOS 253 operated by a logic circuit from the low-side selector circuit 235.
このバッファ回路２５１は、ハイサイドセレクタ回路２５５からのロジック信号で動作するハイサイド側のＰｃｈ−ＭＯＳ２５２と、ローサイドセレクタ回路２３５のロジック信号で動作するローサイド側のＮｃｈ−ＭＯＳ２５３とから構成される。 - 特許庁 - Disclosed is the semiconductor element which has a group III nitride-based compound semiconductor layer formed on a substrate layer made of a metal nitride layer without interposing a low-temperature grown buffer layer, and the metal nitride layer is made of rufous titanium nitride.
金属窒化層からなる下地層の上に低温成長バッファ層を介在させることなくIII族窒化物系化合物半導体層が形成されている半導体素子であって、前記金属窒化物層が赤茶色の窒化チタンからなる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
