「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 385 386 387 388 389 390 391 392 393 .... 476 477 次へ＞- The electric signals are sent to a record analyzer 53 through an I/O port 52 to be temporarily stored into a memory buffer 53a and undergo a data analysis by an analysis means 53b to display the results on a display means 53d.
この電気信号は入出力ポート５２を介して記録解析装置５３に送られ、記憶バッファ５３ａに一時記憶され、解析手段５３ｂによってデータ解析されて結果が表示手段５３ｄに表示される。 - 特許庁 - When an information signal is stored in the buffer 32, this is detected by the control part 33, a transmitting rate is determined corresponding to the connecting condition of a radio link and the determined transmitting rate is reported to the spreading processing part 35.
制御部３３は、バッファ３２に情報信号が蓄えられると、これを検知して、無線リンクの接続状況に応じて伝送レートを決定し、決定した伝送レートを拡散処理部３５に通知するように機能する。 - 特許庁 - To provide a rubbing apparatus provided with a turning buffer station for fabricating a liquid crystal display device capable of quickly transporting a mother substrate having an alignment layer formed to a rubbing part and quickly transporting the mother substrate having rubbing completed to a cassette.
配向膜が形成された母基板をラビング部に迅速に移送し、ラビングが完了した母基板をカセットに迅速に移送し得る液晶表示装置製造用回転バッファステーションが備えられたラビング装置を提供しようとする。 - 特許庁 - In the page buffer and the nonvolatile memory apparatus provided with the same, a plurality of page buffers are divided into a plurality of groups, and a plurality of latches provided at the divided page buffers are driven in order while keeping the prescribed time difference.
ここに開示されたページバッファ及びこれを具備した不揮発性メモリ装置は、複数のページバッファを複数のグループに分割し、分割されたページバッファに具備された複数のラッチを所定の時間差をおいて順に駆動する。 - 特許庁 - When POR of a memory module 1 is performed, first parts P1a to Pna on pages P1 to Pn are read from the NAND-type flash memory 3, and written into a buffer memory 6 after prescribed error correction processing by an error correction part 7.
メモリモジュール１のＰＯＲ時に、ページＰ１〜Ｐｎの第１部分Ｐ１ａ〜ＰｎａがＮＡＮＤ型フラッシュメモリ３から読み出され、エラー訂正部７によって所定のエラー訂正処理が行われた後、バッファメモリ６に書き込まれる。 - 特許庁 - To maintain a cushioning function and to positively protect a steel frame dam body from a collision of gravel by preventing a buffer body from being broken into pieces to flow out by the collision of the gravel or fluid force.
礫の衝突や流体力により、緩衝体がバラバラになり流出することを防止でき、かくして、緩衝機能の維持が図れると共に、鋼製枠ダム本体が礫から受ける衝突から確実に保護することができる。 - 特許庁 - A semiconductor region 31 of this lateral IGBT 100 includes a drift region 22, a body region 6, 16, an emitter region 12, a body contact region 8, a collector region 26, a buffer region 28 and a diffusion region 14.
横型のＩＧＢＴ１００の半導体領域３１は、ドリフト領域２２とボディ領域６、１６とエミッタ領域１２とボディコンタクト領域８とコレクタ領域２６とバッファ領域２８と拡散領域１４で構成されている。 - 特許庁 - An outermost contour extraction part 15 extracts outermost contour information of a group of white lines based on original image data stored in a frame buffer part 13 and contour data including positional information of an edge detected by an edge detection part 14.
最外輪郭抽出部１５は、フレームバッファ部１３に記憶された原画像データとエッジ検出部１４にて検出されたエッジの位置情報を含む輪郭データに基づいて白線群の最外輪郭情報を抽出する。 - 特許庁 - Each of the units A, B has an analog front-end circuit 13, a signal processing unit 14, and a buffer memory 15, with the same configuration as 1-head drive, wherein the drive body can be configured only by providing two 1-head units.
各リード／ライトユニットＡ，Ｂは、１ヘッドのドライブと同じ構成のアナログフロントエンド回路１３、信号処理ユニット１４、バッファメモリ１５を有するものであり、１ヘッドのユニットを２つ設けるのみでドライブ本体を構成することができる。 - 特許庁 - An output signal of DUT1-1, DUT1-2 is converted into a DC signal which is proportional to an AC signal without amplitude loss, caused by wiring capacity or the like by an RMS/DC converter 3 provided near a buffer 2.
ＤＵＴ１−１，１−２の出力信号をバッファ２の近くに配置したＲＭＳ／ＤＣコンバータ３で、配線容量等による振幅損失がない状態でＡＣ信号の振幅に比例したＤＣ信号に変換する。 - 特許庁 - The image data is read from the buffer memory 56 by each color and a frame image of each color is indicated on a liquid crystal display panel 24, then R-LED26R, G-LED26G and B-LED26B are sequentially turned on at the background.
バッファメモリ５６から色ごとに画像データを読み出して液晶表示パネル２４に各色のフレーム画像を表示し、その背後でＲ−ＬＥＤ２６Ｒ，Ｇ−ＬＥＤ２６Ｇ，Ｂ−ＬＥＤ２６Ｂを色順次式に点灯させる。 - 特許庁 - The line buffer 17 which has the storage capacity for data which doesn't correspond to the entire scanning time of a display picture but corresponds to the time required for decoding processing is used to reduce the scale of the system.
表示画面の全体の走査時間ではなく、復号処理に必要な時間に走査するラインに相当するデータ分の記憶容量を有するラインバッファ１７を用いることにより、システムの規模をより小さくすることができる。 - 特許庁 - The input buffer uses differential amplifier circuits 32 and 34 respectively having an N-channel differential amplifier stage and a P-channel differential amplifier stage that compare a reference signal VREF with an input signal IN to drive an output circuit 44.
参照信号ＶＲＥＦを入力信号ＩＮと比較するＮチャネルの差動増幅段を有する差動増幅回路３２と、Ｐチャネルの差動段を有する差動増幅回路３４とを用い出力回路４４を駆動する。 - 特許庁 - A CPU 8 transfers waveform data from the hard disk 30 to a corresponding buffer area preferentially in order of a track in which the number of un-reproduced samples is less out of each track, or in order of a track in which the number of un-reproduced clusters is less.
ＣＰＵ８は、各トラックのうち未再生のサンプル数が少ないトラックの順、または未再生のクラスタが少ないトラックの順に、ハードディスク３０から対応するバッファ領域に優先して波形データを転送するようにした。 - 特許庁 - In the printer 2, the printing data subjected to variable power designation is once stored in a buffer 21 and subjected to analytical processing by an analytical part 22 and subjected to variable power processing designated by an image variable power/rotation processing part 25.
プリンタ装置２では変倍指示が行われている印刷データを一旦バッファ２１に格納し、解析部２２によって解析処理を行い、画像変倍／回転処理部２５によって上記指定された変倍処理を行う。 - 特許庁 - When a maker ID or a program ID is correspondent, the radio communication control section 12 then confirms stored contents in the buffer memory 16 and when any serial number is missed, retransmission is requested only for such a block.
そして、メーカＩＤやプログラムＩＤなどが該当する場合、前記無線通信制御部１２が、バッファメモリ１６の記憶内容を確認し、通し番号に欠番が生じている場合にはそのブロックだけ再送信を要求する。 - 特許庁 - To provide a buffer monitoring device in a multiprocessor system that when all-buffers are busy, forcibly releases all buffers used in a series of processing steps over different processors, and flexibly responds to the operational conditions of the system.
全バッファビジー時に、プロセッサ間に跨がった一連の処理で使われるバッファを漏れなく強制解放し、システム動作状況に柔軟に対応するマルチプロセッサシステムにおけるバッファ監視装置およびその方法を提供する。 - 特許庁 - The I2C control block 12 is constituted of low withstand-voltage elements having a withstand voltage of, for example, about 5 V, and the input/output buffer 13 is constituted of high withstand-voltage elements having the withstand voltage of, for example, about 35 V.
Ｉ２Ｃ制御ブロック１２は、たとえば、耐圧５Ｖ程度の耐圧を有する低耐圧素子から構成されており、入出力バッファ１３は、たとえば、耐圧３５Ｖ程度の耐圧を有する高耐圧素子から構成されている。 - 特許庁 - To provide buffer bodies and package bodies of which the bulkiness and volume are reduced during retained, and their storing expenses is curtailed, thus fulfilling the requirement of environmental protection, and further which are easy to reduce the cost of production, to decompose after use and to recycle.
保管時の嵩容積を低減したり、保管コストを削減することができ、環境保護の要請を満たし、しかも、製造コストの削減、使用後の分解やリサイクルが容易な緩衝体及び梱包体を提供する。 - 特許庁 - Thus, not only the waste of the power by forgetting turning-off of the power source is reduced but also the deterioration of a hard disk 10 is prevented by reducing write of useless data into a time shift buffer area caused by forgetting turning-off of the power source.
これにより、電源の消し忘れによる無駄な電力の消費ができるだけ少なくなることは勿論、電源の消し忘れによるタイムシフトバッファ領域の無駄なデータの書き込みが減り、ハードディスク１０の劣化が防止できる。 - 特許庁 - The video display device further includes: an elastic support member 12a by which the backside of the surface joined to the display panel 1, of the metal chassis 5 and the frame 11 are joined to each other; and a buffer member 14 by which the front panel 2 and the front protective panel 13 are joined to each other.
金属シャーシ５の表示パネル１と接合された面の裏面と、フレーム１１とを結合する伸縮自在な支持部材１２ａと、前面パネル２と、前面保護パネル１３とを結合する緩衝部材１４とを備える。 - 特許庁 - The invention also relates to methods for producing a pharmaceutical or a diagnostic agent, whereby an active constituent is produced according to one of the methods and is mixed with a suitable adjuvant, auxiliary agent, buffer solution, diluting agent or pharmaceutical carrier.
本発明はまた、薬物または診断剤を生成するための方法に関し、ここで活性成分は、上記の方法に従って生成され、そして適切なアジュバント、補助剤、緩衝剤、希釈剤または薬物キャリアと混合される。 - 特許庁 - A development unit 27 is a device which is disposed opposite a photoreceptor drum 21 of a multifunctional machine 1 and performs development on the photoreceptor drum 21, and includes a housing 31, a development roller 33, a DS roll 35, and a buffer mechanism 43.
現像ユニット２７は、複合機１の感光体ドラム２１に対向して配置され、感光体ドラム２１に対し現像を行う装置であって、ハウジング３１と、現像ローラ３３と、ＤＳコロ３５と、緩衝機構４３とを備えている。 - 特許庁 - Then, while the substrate temperature of 1,050°C is held at 1,050°C and the internal pressure in the furnace is held at 30 kPa as they are, a trimethyl gallium, an ammonia and a silane are introduced, and an n-type GaN buffer layer 3, having a thickness of 1 μm, is grown on the substrate 1.
その後、摂氏１０５０度の基板温度を摂氏１０５０度、炉内圧力を３０キロパスカルに保持したまま、トリメチルガリウム、アンモニア、シランを導入して、厚さ1マイクロメートルの型ＧａＮバッフア層３を基板１に成長する。 - 特許庁 - Furthermore, the displacement quantity calculating circuit 49 inputs information showing whether the calculation of the quantity of displacement has been completed to the address converting circuit 50, which performs the address conversion of the buffer memory 42 according to the information.
また、変位量算出回路４９は、変位量の算出が完了したか否かを示す情報をアドレス変換回路５０に入力し、アドレス変換回路５０は、前記情報に応じてバッファメモリ４２のアドレス変換を実行する。 - 特許庁 - The capacitance division circuit inputs a voltage signal obtained at the voltage division node by dividing an AC voltage to the analog-digital converting circuit via the input buffer, and the analog-digital converting circuit converts the voltage signal into digital data.
アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して、前記電圧信号をディジタルデータに変換する。 - 特許庁 - The word/byte transformation processing part 151 reads, on the receipt of this control signal, the data and identifier in word unit from the internal buffer memory 122, performs word/byte transformation processing thereof, and then outputs the transformed byte data and identifier.
この制御信号を取得したワード／バイト変換処理部１５１は、内部バッファメモリ１２２よりデータおよび識別子をワード単位で読み出し、ワード／バイト変換処理を行った後、変換したバイトデータおよび識別子を出力する。 - 特許庁 - The pseudo-differential current-mode receiver includes a regulated cascode buffer, which buffers a received data current, makes its input impedance decreased and its output impedance decreased, to generate a buffered data current.
擬似差動電流モード受信機は、受信されたデータ電流をバッファリングして、入力インピーダンスは減少させ出力インピーダンスは増加させることによって、バッファリングされたデータ電流を生成するためのレギュレイティドカスコードバッファーを含む。 - 特許庁 - A detecting circuit 32 detects the envelope of the transmit signal outputted from the power amplifier of the transmitter to an antenna side and its detection voltage Vs is outputted to a CPU through a buffer 34 and also inputted to a peak holding circuit 36.
送信機のパワーアンプからアンテナ側に出力される送信信号を検波回路３２で包絡線検波し、その検波電圧Ｖｓを、バッファ３４を介してＣＰＵに出力すると共に、ピークホールド回路３６に入力する。 - 特許庁 - This discriminated potentiometric titration device of hydrogen peroxide and acetyl hydroperoxide comprises a means for sampling a specimen and dispensing a titration cell, a means for dispensing buffer solution to the titration cell, and a means for dispensing a reagent to the titration cell.
過酸化水素と過酢酸の分別電位差滴定装置は、試料をサンプリングし、滴定セルに分注する手段と、緩衝溶液を滴定セルに分注する手段と、試薬を滴定セルに分注する手段とを備える。 - 特許庁 - To provide a semiconductor integrated circuit device which can easily switch an output change rate according to an operating frequency and is equipped with an output buffer circuit capable of obtaining target to miniaturization of the circuit size.
本発明は、動作周波数に応じて容易に出力の変化率を切り換えることができるとともに回路サイズの小型化を図った出力バッファ回路を備えた半導体集積回路装置を提供することを目的とする。 - 特許庁 - To provide a packet processor which can reduce a buffer capacity required when performing a processing according to a protocol being higher order than an IP, about a whole IP packet before fragmented in regard to an IP fragment packet.
ＩＰフラグメントパケットに対して、フラグメントされる前のＩＰパケット全体についてＩＰより上位のプロトコルに従って処理を行う場合に必要とするバッファ容量を低減することが可能なパケット処理装置を提供すること。 - 特許庁 - Skew is equalized between the downstream block 34 and other block 33 by altering the length of wiring B1 between the branch point P0 and a clock buffer 31 connected with the branch point P0 on the upstream.
分岐点Ｐ０に上流側で接続するクロックバッファ３１と分岐点Ｐ０の間の配線Ｂ１の配線長を変更することにより、下流側ブロック３４と他のブロック３３との間のスキューを等しくすることとから構成されている。 - 特許庁 - To prevent the degradation of processing efficiency due to access to buffer memory if packet disassembly and decoding for stream data (PES) which consists of a plurality of packets are performed or coding and packet assembly are performed to generate PES data.
複数のパケットからなるストリームデータ（ＰＥＳ）のパケット分解及び復号化を行う場合又は符号化及びパケット化を行ってＰＥＳデータを生成する場合に、バッファメモリへのアクセスによる処理効率の低下を防止する。 - 特許庁 - To provide a substrate for an electronic device and a method of manufacturing the same which eliminate the need of processing for forming the reconstitution surface or the hydrogen terminal surface, and a buffer layer formed on the substrate is formed by epitaxial growth in (100) orientation.
基板に再構成表面や水素終端表面を形成する処理が不要で、かつ、基板上に形成したバッファ層が（１００）配向でエピタキシャル成長してなる電子デバイス用基体及びその製造方法を提供する。 - 特許庁 - When the operator confirms the deletion of the printing data corresponding to the part of the printing data displayed on the display 36, the CPU 21 deletes the printing data from the buffer 25 in order to prevent the printing data from being printed.
オペレータにより表示部３６に表示された印刷データの一部に対応する印刷データの削除が確認されると、ＣＰＵ２１は、バッファ２５からその印刷データを削除し、その印刷データの印刷が行われないようにする。 - 特許庁 - An attenuator circuit 1 loweres input voltage 101 from a voltage input terminal to a transient-decay AC voltage 103 at an attenuation factor D, and inputs the transient-decay AC voltage 103 passed through a buffer amplifier 2 in a correction amplifier 3.
アッテネータ回路１は、電圧入力端子からの入力電圧１０１を減衰率Ｄで減衰交流電圧１０３に降圧し、バッファアンプ２を経由した減衰交流電圧１０３を補正アンプ３に入力する。 - 特許庁 - To achieve a chain mode for transferring DMA in a ring buffer configuration to a DMA transfer area defined by a two-dimensional rectangle and shifting the transfer area dynamically to a discontinuous memory area during the DMA transfer.
２次元の矩形で定義されるＤＭＡ転送領域に対してリングバッファ構成で転送を行ったり、転送領域をＤＭＡ転送途中で動的に不連続なメモリエリアへ遷移させるチェインモードを実現することを目的とする。 - 特許庁 - Of the input signals, buffering signals by a buffer 4 and signals delayed for 1 bit by a 1-bit delay circuit 5 and then inverted by an inverter 6 are superimposed in a prescribed ratio and outputted to a transmission line 2.
その入力信号の、バッファ４によりバッファリング信号と、１ビット遅延回路５により１ビット遅延された後インバータ６により反転された信号とが、所定の割合で重ね合わされて伝送路２へ出力される。 - 特許庁 - The page mode flash memory or floating gate memory device includes a page buffer 11 based on constant current bit latch which can perform efficiently program process, program verification, read-out and erasure verification process during page mode operation.
本発明のページ・モード・フラッシュ・メモリーあるいはフローティング・ゲート・メモリー・デバイスは、ページ・モード動作中に効率よくプログラム・プロセス、プログラム検証、読出し及び消去検証プロセスを可能にする定電流ビット・ラッチに基づくページ・バッファ11を含む。 - 特許庁 - The encoded image data output from the track buffer 21 are supplied to first and second video decoders 22, 23 through a demultiplexer 5 to generate decoded image data by decoding the encoded image data of the images with the plurality of angles.
トラックバッファ２１から出力された符号化画像データは、デマルチプレクサ５を介して、第１、第２のビデオデコーダ２２、２３に供給されることにより、複数アングルの映像の符号化画像データが復号されて復号画像データが生成される。 - 特許庁 - The input buffers BI1 to BI6 and output buffers BO1 to BO6 are tested in the same test step, by outputting the test output signal TD to the output terminal via the output buffer.
テスト出力信号ＴＤをセレクタＳ１〜Ｓ６と出力バッファとを経由して出力端子へ出力することにより、入力バッファＢＩ１〜ＢＩ６及び出力バッファＢＯ１〜ＢＯ６を同一のテストステップでテストを実施する。 - 特許庁 - To reduce power consumption by securing the breakdown voltage of a differential transistor constituting a buffer circuit, and setting the power voltage of a modulating circuit lower than the power voltage of the laser bias circuit, thereby increasing the efficiency of a laser bias circuit.
バッファ回路を構成する差動トランジスタの耐圧を確保し、さらに変調回路の電源電圧をレーザバイアス回路の電源電圧より低く設定してレーザバイアス回路の効率を上げ、低消費電力化を実現する。 - 特許庁 - The photographing apparatus includes an photographing means (CCD image sensor 113) for photographing images, a motion evaluating means (motion vector evaluating part 123) for evaluating motions of images obtained, and a storing means (buffer memory 124) for storing images obtained.
画像を撮影する撮影手段（ＣＣＤイメージセンサ１１３）と、撮影された画像の動きを評価する動き評価手段（動きベクトル評価部１２３）と、撮影された画像を格納する格納手段（バッファメモリ１２４）とを備える。 - 特許庁 - A retrieval part 20 of a cache server 18 retrieves the cache of the contents required from a contents receiver 14 from an LRU buffer 22, takes out the hit cache data from a contents cache storage part 28, and transmits the data to the contents receiver 14.
キャッシュサーバ１８の検索部２０はコンテンツレシーバ１４から要求されたコンテンツのキャッシュをＬＲＵバッファ２２から検索し、ヒットしたキャッシュデータをコンテンツキャッシュ記憶部２８から取りだしてコンテンツレシーバ１４へ送信する。 - 特許庁 - A switching network circuit receives the read/write signal and the address signal from the register/buffer circuit, when the port block signal from the access confliction preventing circuit does not exist, the switching network circuit generates a bank selecting signal and activates the selected bank.
スイッチングネットワーク回路は、レジスタ・バッファ回路からリード／ライト信号とアドレス信号を受け取り、アクセス競合回避回路からのポートブロック信号がない場合に、バンク選択信号を生成して選択されたバンクを活性化する。 - 特許庁 - A buffer layer 12 of aluminum nitride (AlN), a first nitride semiconductor layer 13 of i-type GaN, and a second nitride semiconductor layer 14 of i-type AlGaN are sequentially formed on a substrate 11 of sapphire.
サファイアからなる基板１１の上に、窒化アルミニウム（ＡｌＮ）からなるバッファ層１２と、ｉ型ＧａＮからなる第１の窒化物半導体層１３と、ｉ型ＡｌＧａＮからなる第２の窒化物半導体層１４が順次形成されている。 - 特許庁 - The gateway engine 42 extracts a destination address of new frame data when the buffer memory 40 receives the new frame data and the management unit checks a network interface standard of a destination by utilizing a frame database.
ゲートウェイエンジン４２は、新しいフレームデータがバッファメモリ４０に入力された場合には、その新しいフレームデータの送信先アドレスを取り出し、管理ユニットがその相手先のネットワークインターフェース規格をフレームデータベースを利用して調べる。 - 特許庁 - To provide a neutralizing agent which allows stable measurement of a concentration of fluoride contained in an acid chemical solution with respect to a change in acid concentration by use of a fluoride ion electrode, and in which a buffer does not crystallize during the measurement.
酸性薬液に含まれるフッ化物濃度を、フッ化物イオン電極を用いて、酸濃度の変動に対して安定に測定することが可能であり、測定時に緩衝剤が結晶化しない中和剤を提供する。 - 特許庁 - The processing part 42 calculates a position to be projected on a spherical screen 4 on the basis of the coordinates in the three-dimensional space and further calculates a storage position on the buffer 50 corresponding to the projection position.
座標変換処理部４２は、この三次元空間内の座標に基づいて、球面スクリーン４上に投影すべき位置を算出し、さらにこの投影位置に対応する円形フレームバッファ５０上の格納位置を計算する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
