「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 395 396 397 398 399 400 401 402 403 .... 476 477 次へ＞- The transmission delay time of the connection device 50 between nodes and the respective processor nodes 60 is accommodated at a time set value field of the time set signal in the transmission buffer 20, while referring to the transmission delay time table 32 which is built in the connection device 50 between nodes.
時刻設定信号の時刻設定値フィールドには、ノード間接続装置５０と各プロセッサノード６０の伝搬遅延時間をノード間接続装置５０に内蔵する伝搬遅延時間テーブル３２を参照し、送信バッファ２０に格納する。 - 特許庁 - This device is provided with a load sensing circuit 210 for sensing the load of an output terminal connected with an outside bus line, and a buffer circuit 230 in which the current capacity of a driver is changed and driving capabilities are changed in response to the output of the load sensing circuit 210.
外部のバスラインに連結される出力端の負荷を感知する負荷感知回路210と、前記負荷感知回路210の出力に応答してドライバーの電流容量の大きさが変更され駆動能力が変更されるバッファ回路230とを具備する。 - 特許庁 - At the time of reproducing the disk 1 to which information for the error correction for the CD-ROM is not added at a high speed, a microcomputer 8 reads the data through an optical pickup 3, a demodulation circuit 4 and a signal processing circuit 5 and stores them in a buffer memory 10.
ＣＤ−ＲＯＭ用のエラー訂正用の情報が付加されていないディスク１を高速再生するとき、マイクロコンピュータ８は光学式ピックアップ３、復調回路４、信号処理回路５を介してデータを読み出し、バッファメモリ１０に格納する。 - 特許庁 - The method for manufacturing the crystal is equipped with a process for preparing an apparatus for manufacturing a crystal in which a buffer layer 110 is arranged between an inner wall 101a of a crucible 101 and a raw material 17 and a process for growing a crystal in the apparatus for manufacturing a crystal.
結晶製造方法は、坩堝１０１内壁１０１ａと原料１７との間に緩衝層１１０を配置した結晶製造装置を準備する工程と、結晶製造装置内で結晶を成長する工程とを備えている。 - 特許庁 - When a radio link with a base station becomes a weak electric field, signal transmission cannot be performed in a layer 1 and delivery confirmation cannot be performed in the layer 2, the transmission message of DTMF inputted by the user is stored in a buffer 20b for layer 1 transmission.
基地局との無線リンクが弱電界になってレイヤ１で信号送信が行えなくなり、レイヤ２で送達確認が行えなくなると、ユーザにより入力されたＤＴＭＦの送信メッセージはレイヤ１送信用バッファ２０ｂに蓄積される。 - 特許庁 - An RGB arithmetic processing circuit 33 reads the (k-1)-th superposed color data from the buffer 18 to calculate the K-th superposed color data from the color data, the k-th sprite color data red from the ROM and the k-th accumulated blending ratio.
ＲＧＢ演算処理回路３３はバッファ１８から第（ｋ−１）の重合済みカラーデータを読み出し、該カラーデータとＲＯＭから読み出された第ｋのスプライトのカラーデータと第ｋの累算混合比率とから第ｋの重合済みカラーデータを求める。 - 特許庁 - When it is detected that the removable medium 108 is exchanged, the main CPU 117 records the motion picture data which are recorded in the buffer memory onto the exchanged removable medium and then restarts the ordinary recording operation onto the removable medium 108.
リムーバブルメディア（１０８）が交換されたことを検出すると、メインＣＰＵ（１１７）は、バッファメモリに記録した動画データを、交換後のリムーバブルメディア（１０８）に記録した後に、当該リムーバブルメディア（１０８）への通常の記録動作を再開する。 - 特許庁 - The base plate 1 of the voltage controlled oscillator is bi-seated into a 1st area S1 and 2nd area S2, circuit components of a resonance circuit are mounted on the area S1 and respective circuit components of an oscillator circuit and a buffer circuit are mounted on the area S2 respectively.
電圧制御発振器の基板１を第１のエリアＳ１と第２のエリアＳ２とに２分割し、第１のエリアＳ１内に共振回路の回路部品を、第２のエリアＳ２内に発振回路とバッファ回路の各回路部品をそれぞれ実装する。 - 特許庁 - To provide a liquid crystal display device integrated type memory capable of tinning the main body of a computer and capable of reducing the manufacturing cost of a memory and, moreover, capable of being used suitably as buffer of various input/output data as well, and a computer which is mounted with the memory.
コンピュータ本体の薄型化を図り、メモリの製造コストを低減することができ、さらに各種入出力データのバッファとしても好適に使用できる液晶表示装置一体型メモリおよびこれを搭載したコンピュータを提供する。 - 特許庁 - Code data are expanded to a line buffer by one line each (step S1) and a fixed form recording paper size is discriminated depending on whether or not the number of read lines is coincident with the number of lines (or its integer multiple) of a corresponding fixed form recording paper on the basis of a preset recording paper size table (step S2).
符号データをラインバッファに１ラインづつ伸長し（ステップＳ１）、予め設定された記録紙サイズテーブルから該当する定型記録紙のライン数（又はその整数倍）に一致するか否かにより定型記録紙サイズを判定する（ステップＳ２）。 - 特許庁 - From a receiver buffer 6, a piece of Y even data, a piece of Y odd data, a piece of M even data and a piece of M odd data, all of which are compressed print data, are transferred to and decoded by decoders 501, 502, 503, and 504, respectively.
受信バッファ６から、圧縮印刷データである、Ｙのｅｖｅｎデータはデコーダ５０１に、Ｙのｏｄｄデータはデコーダ５０２に、Ｍのｅｖｅｎデータはデコーダ５０３に、Ｍのｏｄｄデータはデコーダ５０４にそれぞれ転送されてデコードされる。 - 特許庁 - The resistor 122 is series-connected to a path between the voltage source 22 and the buffer 111, both ends of the resistor 122 are connected to a secondary side of the transformer, and the voltage source corresponds to between both ends of the resistor 122 on the path.
なお、電圧源２２とバッファ１１１とを結ぶ経路に抵抗１２２が直列接続され、抵抗１２２の両端が、トランス１２１の２次側に接続されており、当該経路上の抵抗１２２の両端の間が、電圧源に対応する。 - 特許庁 - A number-of-packets determining means 9 measures the number of the packets stored inside the buffer 6, determines whether the number exceeds a predetermined threshold, and when the number exceeds the threshold, it transmits the effect to a data-discarding means 10.
パケット数判定手段９は、ゆらぎ吸収バッファ６内に蓄積されているパケット数を計測し、それが予め定められた閾値を超えているかどうかを判定し、閾値を超えている場合には、その旨をデータ廃棄手段１０に伝える。 - 特許庁 - The buffer member 2 is radial-shaped in a radial direction, provided between the shell 3 and a housing 4 with a gap in an axial direction, and provided with a plurality of coil springs 6 for always pressing the shell 3 inward in the radial direction.
緩衝部材２は、ラジアル方向で放射状を呈し、かつ軸方向の間隔を隔ててシェル３とハウジング４の間に介設されて、シェル３をラジアル方向の内側に常時付勢する複数のコイルスプリング６，６…によって構成されている。 - 特許庁 - A collecting type digital camera 2 is used, which is provided with a position detecting means 27 for detecting positional coordinates of a photographic spot, and a buffer memory 25 for storing photographing data 34 consisting of image data, photographing data and time and the positional coordinates so that the data are associated.
撮影場所の位置座標を検出する位置検出手段２７と、画像データ、撮影日時および位置座標からなる撮影データ３４を関連付けして記憶するバッファメモリ２５とを備えた回収型のデジタルカメラ２を用いる。 - 特許庁 - The input circuit 101 consists of a Schmitt buffer 111, a pull- down resistor 113, an N-channel transistor(TR) 115, a P-channel TR 121, an N-channel TR 122, a P-channel TR 131, an N-channel TR 132, an exclusive OR gate 141, and a bus driver 151.
入力回路１０１は，シュミットバッファ１１１，プルダウン抵抗１１３，Ｎトランジスタ１１５，Ｐトランジスタ１２１，Ｎトランジスタ１２２，Ｐトランジスタ１３１，Ｎトランジスタ１３２，排他的論理和ゲート１４１，およびバスドライバ１５１から構成されている。 - 特許庁 - The dividing pattern determining section 204 of a line thermal printer 100 takes out next one dot line data stored in a print buffer 212 and determines logical block data corresponding to the print data for logical blocks subjected to divided printing based on physical block data.
ラインサーマルプリンタ１００の分割パターン決定部２０４は、印字バッファ２１２に格納された次回の１ドットラインデータを取り出し、物理ブロックデータに基づいて、分割印字するための論理ブロック分の印字データに対応する論理ブロックデータを決定する。 - 特許庁 - The delay buffer memory 132 is composed of a first memory device 132a storing the image information of black K and the image information of yellow Y and a secondary memory device 132b storing the image information of cyan C and the image information of magenta M.
遅延バッファメモリ１３２は、ブラックＫの画像情報とイエロー色Ｙの画像情報とを保持する第１メモリ装置１３２ａと、シアン色Ｃの画像情報とマゼンタ色Ｍの画像情報とを保持する第２メモリ装置１３２ｂとで構成されている。 - 特許庁 - An n-InP buffer layer 3, an n^--InGaAs light absorbing layer 4, an n-InGaAsP intermediate layer 5, an n^+-InP avalanche multiplication layer 6, and an n^--InP window layer 7 are formed sequentially on an n^+-InP substrate 2 by epitaxial growth.
ｎ^＋−ＩｎＰ基板２上に、ｎ−ＩｎＰバッファ層３、ｎ^−−ＩｎＧａＡｓ光吸収層４、ｎ−ＩｎＧａＡｓＰ中間層５、ｎ^＋−ＩｎＰアバランシェ増倍層６、ｎ^−−ＩｎＰ窓層７をエピタキシャル成長法により、順次積層する。 - 特許庁 - A plurality of buffer circuits, Buffer1, Buffer2, and Buffer3 are connected in parallel to its output terminal and controlled to turn on only one of them while turning off the others by using the first switch circuits, SW1, SW2, and SW3.
その出力端に複数個のバッファ回路Ｂｕｆｆｅｒ１、Ｂｕｆｆｅｒ２、Ｂｕｆｆｅｒ３が並列に接続され、第１のスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３により、１個のみがオンとなり、他はオフになるように制御されている。 - 特許庁 - To provide an input buffer circuit for a semiconductor integrated circuit device that is provided with a differential amplifier circuit where the power consumption is reduced when an input signal requires no amplification by the differential amplifier circuit.
差動アンプ回路を備えた入力バッファ回路において、入力される信号が差動アンプ回路の増幅動作を必要としない場合には、低消費電力化を図ることができる半導体集積回路装置の入力バッファ回路を提供する。 - 特許庁 - The controller 10 latches N-channel control signals NCNT5-NCNT1 to change N-channel impedance control signals NCNTY5-NCNTY1 when N-channel transistors NTr5-NTr1 in the output buffer 30 with the impedance control turn off.
また、インピーダンス・コントロール付き出力バッファ３０のＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ１がオフになる時にＮチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１をラッチしてＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴ１を変化させる。 - 特許庁 - This sensor output detection circuit 2 comprises: multiplexers 3 and 4 for respectively switching a row wiring 1a and a column wiring 1b of a sensor mat 1; and a buffer circuit 5 for preventing current from entering another sensor cell R at sensing.
センサ出力検出回路２は、センサマット１の行配線１ａを切り換えるマルチプレクサ３と列配線１ｂを切り換えるマルチプレクサ４、及びセンシング時に他のセンサセルＲへの廻り込み電流を防止するためのバッファ回路５等を具備している。 - 特許庁 - This buffering device 1 receives data of operation results from a plurality of terminals set on a manufacturing line, and for receiving data in a buffer 5, and transmits the data of the operation results from the manufacturing line to the destination of a database which stores the data.
本発明のバッファリング装置１は、製造ライン上に設置された複数の端末から作業結果のデータを受信してバッファ５に保持し、該製造ラインからの作業結果のデータを蓄積するデータベース宛てに送信する処理を行う。 - 特許庁 - The method for refining and analyzing glycoalkaloids using liquid chromatography is characterized by using liquid chromatography using the alkali-resistant column for reversed-phase partition chromatography and using a volatile alkaline buffer solution as a mobile phase.
アルカリ耐性の逆相クロマトグラフィー用カラムを用いた液体クロマトグラフィーを用いること、および移動相として揮発性のアルカリ性緩衝液を用いることを特徴とする液体クロマトグラフィーによる、グリコアルカロイド類の精製および分析方法。 - 特許庁 - This method comprises a step for deciding a super sample image buffer 104 and single sample image buffers 102, 112 and a step using the texture mapping subsystem 18 for down sampling the super sample image to the single sample image buffers 102, 112.
この方法は、スーパーサンプル画像バッファ１０４およびシングル・サンプル画像バッファ（１０２、１１２）を定めるステップと、テクスチャマッピング・サブシステム１８を使用してスーパーサンプル画像をシングル・サンプル画像バッファ（１０２、１１２）にダウンサンプリングするステップと、を含む。 - 特許庁 - In the ferroelectric random access memory device, a pulse generator circuit generates a pulse signal in response to the transition of an address and a chip enable buffer circuit activates a chip enable flag in response to a first transition of the pulse signal.
本発明の強誘電体ランダムアクセスメモリ装置によると、パルス発生回路はアドレスの遷移に応答してパルス信号を発生し、チップイネーブルバッファ回路は前記パルス信号の第１遷移に応答してチップイネーブルフラグ信号を活性化させる。 - 特許庁 - There is provided a mobile phone having: a vibration source having a piezoelectric bimorph element; a mobile phone body; a shock resistance buffer part located between the mobile phone body and the vibration source; and an elastic conductor leading vibration of the vibration source to an ear cartilage.
圧電バイモルフ素子を有する振動源と、携帯電話本体と、携帯電話本体と振動源の間に設けられた対衝撃緩衝部と、振動源の振動を耳軟骨に導く弾性のある伝導体とを有する携帯電話を提供する。 - 特許庁 - A memory controller 200 inputs data and a first address from a bus 110, and decides a second address corresponding to the first address, and stores the data through a bus 120 as a memory interface bus in the second address of a buffer memory 400.
メモリコントローラ２００は、バス１１０からデータ及び第一のアドレスを入力し、当該第一のアドレスに対応する第二のアドレスを決定し、メモリインタフェースバスとしてのバス１２０を介して当該データをバッファメモリ４００の第二のアドレスに格納する。 - 特許庁 - Thus, the packet command, etc., stored in the buffer register means is read via an internal bus at high speed without using the external bus and a transfer control condition, etc., to be specified by the packet command is instantaneously reflected by a CPU, etc.
これにより、ＣＰＵ等は、バッファレジスタ手段に格納されたパケットコマンド等を外部バスを使用することなく内部バスを介して高速にリードでき、パケットコマンドによて指定される転送制御条件等を即座に反映させることが可能になる。 - 特許庁 - The pressure generating chamber 20 of a printer for printing an image by ejecting ink from an ink opening 20a by applying a pressure is interconnected with a non-deairing ink tank 27 and a deairing ink tank 28 through a buffer tank 18 and a three-way cock 23.
加圧によりインク開口部２０ａからインクを吐出させて画像を印刷するプリンタ１０の圧力発生室２０を、バッファタンク１８や３方向コック２３などを介して非脱気インクタンク２７及び脱気インクタンク２８に連通させる。 - 特許庁 - A semiconductor layer uses an oxide semiconductor film containing In, Ga, and Zn, and comprises an inverted stagger type (bottom gate structure) thin-film transistor, in which a buffer layer is formed among the semiconductor layer, a source electrode layer, and a drain electrode layer.
半導体層としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、半導体層とソース電極層及びドレイン電極層との間にバッファ層が設けられた逆スタガ型（ボトムゲート構造）の薄膜トランジスタを含むことを要旨とする。 - 特許庁 - A buffer circuit 56 is provided to change the output current supply capacity for the output signals from a write strategy circuit 55 depending on the control signal SN1-SN4 from an EFM section 25 and their reversed signals SN1B-SN4B.
ライトストラテジ回路５５からの出力信号に対して、ＥＦＭ部２５からの制御信号ＳＮ１〜ＳＮ４及びその反転信号ＳＮ１Ｂ〜ＳＮ４Ｂに応じて、出力電流供給能力を変えるバッファ回路５６を設けるようにした。 - 特許庁 - By combining them and a simultaneous decoding analysis means and using them, the instruction segmentation control from the instruction buffer register to the instruction register is performed at a timing delayed for one cycle stage compared to a conventional technique and mounting is easily realized.
これらと同時デコード解析手段を組み合わせて用いることにより、従来技術より１サイクルステージ遅いタイミングで命令バッファレジスタから命令レジスタへの命令切り出し制御を行うことができ実装を容易に実現することができる。 - 特許庁 - In a digital broadcasting reproduction system 100, a first demodulation processing unit 40 extracts signals of a predetermined plurality of channels out of broadcasting waves received by a radio wave reception unit 70, performs analog digital conversion, and temporarily stores them in a multichannel buffer 42.
デジタル放送再生システム１００において、第１復調処理部４０は電波受信部７０に入力した放送波のうち、所定の複数チャンネルの信号を抽出してアナログデジタル変換し、多チャンネルバッファ４２に一時保存する。 - 特許庁 - In the organic electroluminescent element having a light-emitting layer between a first electrode and a second electrode, a buffer layer with 0.1 nm to 100 nm thickness containing carbon based compound is provided between the light emitting layer and the first electrode.
第１電極と第２電極との間に発光層が備えられる有機電界発光素子において、発光層と第１電極との間に、炭素系化合物を含む厚さ０．１ｎｍから１００ｎｍのバッファ層を備える有機電界発光素子である。 - 特許庁 - To provide a control method that can obtain impartiality and high throughput without the need for complicated arithmetic processing in a communication device having an input buffer switch fabric with a virtual output queuing in its inside and handling fixed length or variable length data.
仮想出力キューイングを有する入力バッファ型スイッチファブリックを内部に持ち、固定長或いは可変長データを扱う通信装置において、複雑な演算処理を必要とせず、公平で、かつ、高いスループットを得られる制御手法を提供する。 - 特許庁 - To promptly decrease data residual amount of a transmission data buffer and stably transmit data when communication channels are changed in a communication system where data is transmitted in a communication network which performs a band reservation type media access control.
帯域予約型のメディアアクセス制御を行う通信ネットワークでデータを伝送する通信システムにおいて、通信チャンネルの変更時に、送信データバッファのデータ残量を速やかに減少させ、安定してデータ伝送を行うことができるようにする。 - 特許庁 - The center microprocessor programs the corresponding positions of LLMAC and the system memory buffers by a method for forming a chain which is called a linkage chain and which links the addresses of the data pumps to be processed by pointer information stored in the system memory buffer.
中央マイクロプロセッサは、LLDMACおよびシステムメモリバッファの対応する位置を、連結チェーンと呼ばれる処理すべき各データポンプのアドレスを連結するチェーンがシステムメモリバッファ内に格納されるポインタ情報によって形成されるようなやり方にてプログラムする。 - 特許庁 - The laser driver includes a pass transistor to supply the current to the laser, an operational amplifier to set up a reference voltage on a base of the pass transistor, and a CMOS buffer to apply a drive voltage to an emitter circuit of the pass transistor.
レーザドライバは、レーザに電流を供給するための通過トランジスタと、通過トランジスタのベース上で基準電圧を設定するための演算増幅器と、通過トランジスタのエミッタ回路にドライブ電圧を印加するためのＣＭＯＳバッファとを含む。 - 特許庁 - The input buffer is driven by a data input/output supply voltage at the same level as an input signal and transfers the input signal to an output signal or generates an output signal by comparing the input signal with a reference voltage.
入力バッファは、入力信号と同一のレベルであるデータ入出力電源電圧により駆動され、入力信号を出力信号に伝達するか、または入力信号と基準電圧とを比較して出力信号を発生する。 - 特許庁 - To provide the automatic clock buffer tree composition system, adaptive to a clock line for a clock signal of extremely high operation frequency, which needs to take wiring life countermeasures for the aluminum wiring patterns of the signal lines and power bus lines of a semicustom LSI.
セミカスタムＬＳＩの信号ラインや電源バスラインのアルミ配線パターンに配線寿命対策を施す必要があるような、非常に高い動作周波数のクロック信号のクロックラインにも適応できるクロックバッファツリー自動合成システムにある。 - 特許庁 - An output buffer 7 for multicast provides an output to the output port based on an output permission from the output mediation units 6-0 to 6-m corresponding to the output ports to output an output information for multicast from a bit map table 8.
マルチキャスト用出力バッファ７はビットマップテーブル８からのマルチキャスト用出力情報の出力すべき出力ポートに対応する出力調停部６−０〜６−ｍからの出力許可に基づいて出力ポートへ出力する。 - 特許庁 - A control section designates the mount head to take out electronic components from a buffer section after all electronic components are taken out from the carrier tape until replacement of tape is completed, and to take out electronic components from the carrier tape during the other period of time.
制御部は、マウントヘッドに対し、キャリアテープから電子部品が全て取り出されてからテープ交換が完了するまでの間は、バッファ部からの電子部品の取り出しを、その他の間は前記キャリアテープからの電子部品取り出しを、指示する。 - 特許庁 - To provide a queue management system which immediately responds to the request/return of queue addresses that simultaneously come from plural ports by providing a buffer in each port without accessing a memory and can simultaneously responds the request and return of a queue address.
バッファをポート毎に持つことにより、複数のポートから同時に来た、キューアドレスの要求／返却に対して、メモリへのアクセス無しに即座に応答し、キューアドレスの要求と返却に対して、同時に応答することができるキュー管理システムを提供する。 - 特許庁 - The processed seed layer can deposit the hard magnetic bias layers 338 and 340 on a crystalline layer without requiring a buffer layer of Si, or the like, for interrupting epitaxial growth induced by the underlying crystalline layer.
処理済のシード層は、下にある結晶質層によって誘導されるエピタキシャル成長を中断するためにＳｉなどのバッファ層を必要とすることなく、結晶質層の上に硬磁性バイアス層３３８，３４０を蒸着することができるようにする。 - 特許庁 - The light emitting element comprises a sapphire substrate 1, an oxygen-containing layer 4 made of an oxygen-containing nitride located on the sapphire substrate 1 and a third buffer layer 5 made of a nitride semiconductor located on the oxygen-containing layer 4.
サファイア基板１と、前記サファイア基板１上に位置するとともに酸素が含有された窒化物からなる酸素含有層４と、前記酸素含有層４上に位置する窒化物系半導体からなる第３バッファ層５とを備えたことを特徴とする。 - 特許庁 - A local background color is determined by summarizing color values of pixels selectively added to a color buffer from image data, based on selection criteria which is probably related to the edge density, image uniformity, non-local color information, foreground color, and the like.
エッジ濃度、画像の均一性（均一度）、局所的な色ではないという情報、前景色などの選択条件に基づいて、画像データからカラーバッファに選択的に蓄積された画素の色値を集約することにより、局所背景の色を推定する。 - 特許庁 - To provide a software resource reducing device which gives pleasant operation environment to a user by securing a swap area and a buffer area needed to execute a program on a storage device by reducing unused programs and data.
不使用のプログラムやデータの削減を行って、記憶装置上にプログラムの実行に必要なスワップ領域やバッファ領域を確保することで使用する人に快適な動作環境を与えることのできるソフトウェアリソース削減装置を提供する。 - 特許庁 - Especially, the sample hold circuit 22 includes a capacitor SC which is connected to a ground terminal AVSS2 prepared independently of the output buffer circuit 23 and is charged to the voltage level of the analog video signal on the basis of the potential of this ground terminal AVSS2.
特に、サンプルホールド回路２２は出力バッファ回路２３から独立に設けられる接地端子ＡＶＳＳ２に接続されこの接地端子ＡＶＳＳ２の電位を基準にしてアナログ映像信号の電圧レベルに充電されるキャパシタＳＣを含む。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
