「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 397 398 399 400 401 402 403 404 405 .... 476 477 次へ＞- A stock area IA is installed in a client C side where a large size and heavy weight parts in deposit such as buckets and blades are stocked all the time as a buffer so that delivery and handling of these troublesome parts from manufacturer M can be implemented quickly.
クライアントＣ側に在庫エリアＩＡを設け、バケットやブレードといった大型で大重量の保管部品をバッファとして常時在庫し、メーカＭからの配送や取扱に手間のかかるこれらの保管部品も早急に交換できるようにした。 - 特許庁 - In a character input device for displaying characters input via an input interface 10 via an output interface 50, an input history buffer 30 holds a history of adding or deleting characters by input or UNDO operation.
入力インタフェース（１０）を介して入力される文字を出力インタフェース（５０）を介して表示する文字入力装置において、入力履歴バッファ（３０）は、文字入力又はＵＮＤＯによる文字の追加又は削除の履歴を保持する。 - 特許庁 - When the same user data continue for the plurality of sectors, only user data of two sectors are transferred to a buffer memory and stored in an (N)th page and an (N+1)th page and a system controller 54 specifies the number of repeat of sectors and issues a repeat start instruction.
同一のユーザデータが複数セクタ分連続する場合には、２セクタ分のユーザデータのみをバッファメモリに転送して第Ｎページと第Ｎ＋１ページに格納しておき、システムコントローラ５４がセクタリピート数を指定してリピート開始命令を発行する。 - 特許庁 - A disk recording and reproducing device 101 stores requested data in a cache buffer 1107 and writes to the recording medium 1102 or transfers to the host device 1109 for a recording or a reproduction request from a host device 1109.
上位装置１１０９からの記録または再生要求に対して、ディスク記録再生装置１０１は要求されたデータをキャッシュバッファ１１０７に格納し、記録媒体１１０２への書き込みまたは上位装置１１０９への転送を行う。 - 特許庁 - A chamber 120 provided in a container body 110, includes: a cylindrical chamber body 121; a piston 124 arranged in the chamber body 121 so as to freely and vertically move; and a buffer material 125 for the chamber which urges the piston 124 downward.
容器本体１１０内に設けるチャンバ１２０を、筒状のチャンバ本体１２１と、チャンバ本体１２１内に上下動自在に配置されたピストン１２４と、該ピストン１２４を下方向に付勢するチャンバ用緩衝材１２５とで構成する。 - 特許庁 - To reduce crosstalk noise by reducing the inter-line capacitance at a crowded cell part where insertion of a buffer cell is difficult, e.g. the periphery of a hard macro block, or a crowded line part where enlargement of line interval is difficult.
ハードマクロブロックの周辺のようにバッファセル等を挿入することが困難なセル混雑部分や、隣接配線の間隔を広げることが困難な配線混雑部分での、隣接配線間容量値を削減してクロストークノイズを低減させる。 - 特許庁 - The output circuit 100 has a level detection circuit 1 for detecting pull-up power supply voltage to be applied to the output terminal OUT, and an open drain buffer circuit 2 whose driving capability is switched on the basis of a detection result of the level detection circuit 1.
出力回路１００は、出力端子ＯＵＴに印加されるプルアップ電源電圧を検出するレベル検出回路１と、レベル検出回路１の検出結果に基づいて駆動能力が切り替えられるオープンドレインバッファ回路２とを有する。 - 特許庁 - This acceleration sensor is equipped with a case 1 for housing therein a circuit substrate 3 mounted with an acceleration sensor chip 2 and a buffer member 9 inserted between the circuit substrate 3 and the case 1 for absorbing an impact transmitted from the case 1 to the circuit substrate 3.
加速度センサは、加速度センサチップ２が実装された回路基板３を収納するケース１と、回路基板３とケース１との間に挿入されケース１から回路基板３に伝わる衝撃を吸収する緩衝部材９とを備える。 - 特許庁 - After the bubbles are filled in a buffer part R suppressing the vibration of ink at a position near the passages 16 between the common liquid chamber 17 and the discharge ports 15, excessive bubbles are removed from the discharge ports 15.
以上説明したように、本発明は、共通液室１７と吐出口１５との間の流路１６に近い位置にてインクの振動を効果的に抑制するバッファ部Ｒに対して、気泡を充填してから、余分な気泡を吐出口１５から除去する。 - 特許庁 - The reforming apparatus 300 is equipped with a gas phase pathway 126 which feeds a gas phase component stored in a buffer tank 201 to the reformer, a temperature detecting means to detect the temperature of a reforming catalyst packed into the reformer, and a control means.
改質装置３００に、バッファタンク２０１に貯留された気相分を改質器に供給する気相経路１２６と、改質器に充填された改質触媒の温度を検出する温度検出手段と、制御手段とを設けた。 - 特許庁 - When an identification pattern detection section 109 detects an identification pattern, selection circuits 113, 106 bypass a jitter buffer 103, an RTP(Real-time Transport Protocol) packet disassembly section 101, a voice decoding section 105, a voice coding section 110 and an RTP packet assembly section 112.
識別パターン検出部１０９で識別パターンを検出すると選択回路１１３、１０６がジッタバッファ１０３、ＲＴＰパケット分解部１０１、音声復号化部１０５、音声符号化部１１０、ＲＴＰパケット組立部１１２をバイパスさせる。 - 特許庁 - When working them into the plurality of patterns, the image data stored in the image buffer may be individually worked to generate separate patterns, and the image data of an unneeded part may be erased in the order from the one of a wide print range to the one of a narrow print range.
複数のパターンに加工する場合、画像バッファに格納された画像データを個々に加工して別々のパターンを生成してもよく、印刷範囲の広いものから狭いものへと順に、不要な部分の画像データを消していってもよい。 - 特許庁 - The buffer 15 is provided with a boss part 20 to be fitted to the back column 4, a flange part 21 connected to the upper end and an upward projection part 22 extended to the upper part, and the upward projection part 22 is put in the upper free space 18 of the backrest 6.
緩衝体１５は、背支柱４に嵌まるボス部２０と、その上端に連設したフランジ部２１と、その上方に延びる上向き突出部２２とを備えており、上向き突出部２２が背もたれ６の上部空所１８に入り込んでいる。 - 特許庁 - When the overrate data is transmitted, an overwrite state of the ring buffer 2 is detected, an ID list of the overrate data is created and the ID is set in registers R1 to R7 with ID by which the data is transferred to the data table 3 at the specified cycle in a control part 1.
オーバーレートデータが送信されると、制御部１では、リングバッファ２のオーバーライト状態を検知し、オーバーレートデータのＩＤリストを作成し、所定周期でデータがデータテーブル３に転送されるＩＤ付レジスタＲ１〜Ｒ７にそのＩＤを設定する。 - 特許庁 - A line comparison part 103 inputs line data in the order of a block under consideration, and compares the line under consideration with the previously input line, and stores a flag showing matching/mismatching in a buffer memory 108 as identification information, and outputs it to an integration part 104.
ライン比較部１０３は、着目ブロックから順にラインデータを入力し、着目ラインと直前に入力したラインとを比較し、一致、不一致を示すフラグを識別情報としてバッファメモリ１０８に格納し、統合部１０４に出力する。 - 特許庁 - If a packet loss is occurring, meanwhile, on the basis of the amount of data stored in the playback buffer 19 and the amount of data of packets scheduled to be received hereafter by the receiving apparatus 1 (non-arriving packets) in the FEC block, whether to restore a loss packet is determined.
一方、パケットロスが発生していれば、再生バッファ１９に格納されているデータ量と、ＦＥＣブロックのうち受信装置１が今後受信する予定のパケット（未到着パケット）のデータ量とに基づいて、ロスパケットを復元するか否かを決める。 - 特許庁 - To reduce the number of switches to be serially connected and to avoid increase of output errors due to increase of clock feed-through and a linearity error of a buffer amplifier in an electronic circuit having a voltage selection output circuit such as a DAC and an SCF.
ＤＡＣ等電圧選択出力回路とＳＣＦとを有する電子回路において、直列接続されるスイッチの数を少なくするとともに、クロックフィードスルーの増大やバッファアンプのリニアリティエラーによる出力誤差の増加を避けること。 - 特許庁 - A background object wanted/ unwanted data generating section 523 determines the drawn background objects based on color information of a frame buffer stored after the rendering of the game space, and the determination result is stored in background object wanted/unwanted data 541.
そして背景オブジェクト要否データ作成部５２３が、ゲーム空間のレンダリング処理後に記憶したフレームバッファの色情報に基づいて、描画されている背景オブジェクトを判別し、その判別結果を背景オブジェクト要否データ５４１に記憶する。 - 特許庁 - The semiconductor device 100 is provided with: an n+ type buffer region 17; an n type drift region 16; a p type base region; a gate electrode 8; a source electrode 4; guard rings 12a and 12b; a channel stopper region 14; and a drain electrode 18.
半導体装置１００は、ｎ^+型のバッファ領域１７と、ｎ型のドリフト領域１６と、ｐ型のベース領域２と、ゲート電極８と、ソース電極４と、ガードリング１２ａ、１２ｂと、チャネルストッパ領域１４と、ドレイン電極１８を備えている。 - 特許庁 - By forming an InP metamorphic buffer layer 2 having a thickness of 4 μm or above and a surface defect density of 10^8/cm^2 or less on the GaAs substrate 1, the InP-based semiconductor element 11 having a superior property and a high reliability can be formed on the GaAs substrate.
GaAs基板１上にInPメタモルフィックバッファ層２を、厚さ４μｍ以上として、その表面の欠陥密度を１０^８／ｃｍ^２以下にすることによって、GaAs基板上に、すぐれた特性と信頼性を有する、InP系半導体素子１１を構成する - 特許庁 - When the first high potential side power source Vdd1 is not turned on and the second high potential side power source Vdd2 is turned on, the output level control unit 3 controls an output signal OUT to be outputted from the output buffer circuit unit 12 to a predetermined level.
第１の高電位側電源Ｖｄｄ１が未投入、第２の高電位側電源Ｖｄｄ２が投入の場合、出力レベル制御部３は出力バッファ回路部１２から出力される出力信号ＯＵＴを所定のレベルに制御する。 - 特許庁 - A round-down processing technique acts so that a round-down part can be converted into the target character coding without being influenced by a succeeding character in a source character string, by rounding down a part of the source character string placed in an input buffer.
切り捨て処理手法は入力バッファに置かれているソース文字列の一部を切り捨てて、切り捨てられた部分が、ソース文字列の中の後続文字に影響されることなくターゲット文字コード化に変換されることを可能にするように作用する。 - 特許庁 - Consequently, a voltage drop is caused only at the current supply terminal X when a current flows through a source follower buffer, so that an N-well voltage can be fixed without influence of the voltage drop on the N-well terminal of the PMOS transistor.
これにより、ソースフォロワ・バッファに電流を流す場合において電圧降下が見られる端子は電流供給端子Ｘのみとなり、ＰＭＯＳトランジスタのＮウェル端子に電圧降下の影響を及ぼすことがなくＮウェル電圧を固定できる。 - 特許庁 - An input is carried out into a + input terminal of an operational amplifier 4 from a lower end of an antenna 1 comprising a metal rod insulated by an insulator 2 by a protection resistor 3, and an output terminal is connected to a - input terminal to operate the operational amplifier 4 as a buffer amplifier.
碍子２で絶縁した金属棒のアンテナ１の下端から保護抵抗器３で演算増幅器４の＋入力端子に入力し、出力端子は−の入力端子に接続して演算増幅器４をバッファアンプとして動作させる。 - 特許庁 - Individual circuits 17h composed of 17a to 17d are provided for 10 lines, and the output data selecting part 17g sequentially and selectively reads bit string data for one line only from the output buffer memory 17c of a designated individual circuit 17h determined by the size of the dither matrix in a sub scanning direction.
17a 〜17d からなる個別回路17h は、10ライン 分設けらており、出力データ 選択部17g が、ディザマトリクスの副走査方向のサイズ にて決まる指定の個別回路17h の出力バッファメモリ 17c のみから順に１ライン 分のビット 列データ を選択的に読み出す。 - 特許庁 - The data of the ring buffer memory is shifted synchronous with the carriage of the label 1, and it is detected from the change in the value read from the address corresponding to the position of the printing head 5 that the tip of the label is positioned immediately below the printing head 5, and the printing head is stopped.
リングバッファメモリ２１のデータはラベル１の搬送に同期してシフトされ、印字ヘッド５の位置に対応するアドレスから読み出された値の変化から、ラベルの先頭が印字ヘッド５の直下に位置したことが検出され、停止される。 - 特許庁 - Power supplies of the clock buffers CK1-CK3 for distributing clock to each functional block are connected with a power supply VDDck for clock buffer independently from the power supply of each functional block and control the voltages independently from the power supplies VDD1-VDD3 of the functional blocks.
各機能ブロックへクロックを分配するクロックバッファＣＫ１〜ＣＫ３の電源は、各機能ブロックの電源とは別にクロックバッファ用電源ＶＤＤｃｋに接続し、その電圧を機能ブロックの電源ＶＤＤ１〜ＶＤＤ３とは別に制御する。 - 特許庁 - A buffer section 2 outputs the corresponding frame of an inputted original bit stream A at the lag time tp of the same timing as that of the frame of a converted bit stream (a) which is outputted by means of a transcoder 1 by performing code conversion on the stream A inputted to the transcoder 1.
バッファ部３は、トランスコーダ１が入力した原ビットストリームＡを符号変換して出力する変換ビットストリームａのフレームと同一タイミングの遅れ時間ｔｐで、入力した原ビットストリームＡの対応するフレームを出力している。 - 特許庁 - After the test is completed, the frame of the OAM echo request/response stored in a data buffer is read out and "time of transmission request" and "response receiving time" added to the frames are extracted to calculate the delay time between the stations.
試験終了後、任意の時間に、データバッファに格納されている前記ＯＡＭエコー要求／応答フレームを読み出し、該フレームに付加された前記「要求送信時刻」および「応答受信時刻」を抽出して、ステーション間の遅延時間を計算する。 - 特許庁 - After the nitriding process ends, the temperature is lowered to 900°C and a GaN buffer layer is grown for about 5 minutes in supplying a carrier gas substantially consisting only of H2, a GaCl gas which is a reaction product of Ga and HCl and an NH3 gas.
窒化工程終了後に９００℃まで降温して、実質的にＨ2のみからなるキャリアガスと、ＧａとＨＣｌの反応生成物であるＧａＣｌガスと、ＮＨ3ガスとを供給しながら、ＧａＮバッファー層を約５分間成長させた。 - 特許庁 - This solid raw material vaporizing vessel used in a reactor is divided into a solid material storage chamber and raw material gas reserving chamber having a carrier gas introduction part and a material gas sending part, and both chambers are connected by a pressure fluctuation buffer path.
反応炉に用いる固体原料の気化容器を、固体原料の保管室とキャリヤガス導入部及び原料ガス送出部を有する原料ガスだまり室とに分離しこの両室の間を圧力変動緩衝通路によりつなぐ。 - 特許庁 - A controller 32 of a reception terminal 3 adaptively selects a moving picture encoding bit rate c(t) in response to the object value of a storage amount of a reception buffer 31 at the end of reception up to a next synchronous point or a synchronous point ahead by a plurality of points.
受信端末３のコントローラ３２は、次のまたは複数個先の同期ポイントまでの受信終了時における受信バッファ３１の蓄積量の目標値に応じて、適応的に動画像符号化ビットレートｃ（ｔ）を選択する。 - 特許庁 - A device for storing data has an automatic data confirming circuit which is connected to a page buffer and a bit line, also the circuit is provided with a confirmation logic comprising a sense latch connected to a floating gate cell in a bit latch and a memory array, and reads memory data from the cell.
データ記憶用装置は、自動データ確認回路を有し、この回路はページバッファとビットラインに接続されていて、また、ビットラッチとメモリアレイ内のフローテングゲートセルとに接続されたセンスラッチを含む確認論理があって、該セルからメモリデータを読取る。 - 特許庁 - The residual memory quantity of a buffer 17 is displayed at a display 25 during dubbing by a bar graph 30 at which the ratio of the memory quantity and the residual memory quantity attains the ratio of the lengths in the longitudinal direction of a memory quantity ratio segment 31 and a residual memory quantity ratio segment 32.
ダビング中、ディスプレー２５には、バッファ１７の記憶残量が、記憶量及び記憶残量の比が記憶量割合部分３１及び記憶残量割合部分３２の縦方向長さの比となるバーグラフ３０で表示される。 - 特許庁 - To provide a video image transmission system which realizes a video image reproduction stably as a result by preventing an over flow and underflow of receiving buffer by bringing a receiving rate into coincidence with a transmitting rate of a transmission side in a video image streaming reproduction.
映像ストリーミング再生において、受信レートを送信側の送信レートに合致させることにより、受信バッファのオーバーフローやアンダーフローを防ぎ、結果として安定した映像再生を実現する映像伝送システムを提供することを目的とする。 - 特許庁 - A FUSEDATA signal indicating data held by a data node N21 of one side of a column separation data holding circuit 19 and a column address pre-decode signal generated by an address counter in the inside of an address buffer 8 are input to a decoder circuit DEC1.
カラム切り離しデータ保持回路１９の一方のデータノードＮ２１が保持するデータを示すＦＵＳＥＤＡＴＡ信号、及びアドレスバッファ８内部のアドレスカウンタが生成するカラムアドレスプリデコード信号をデコーダ回路ＤＥＣ１に入力する。 - 特許庁 - To provide a data processing circuit for correcting and detecting errors, which suppresses a bus occupying ratio and reduces current consumption, by reducing an error correction processing time including syndrome operation and CRC(cyclic redundancy check code) operation so as to reduce access to buffer RAM.
従来のデータ処理回路は、エラー訂正終了後にマトリックスデータをバッファＲＡＭ２より読み出し、ＣＲＣ演算を行っているため、エラー訂正時の処理時間が長く、かつ、バッファＲＡＭのバス占有率が高く、消費電流も多い。 - 特許庁 - At a USB (universal serial bus) OTG (On-The-Go) host operation, a pipe area is ensured in a packet buffer, and periodic data are automatically transferred under disabled periodic transfer of an SOF packet between the pipe area and an aperiodic transfer end point.
ＵＳＢのＯＴＧ（Ｏｎ−Ｔｈｅ−Ｇｏ）のホスト動作時にパケットバッファにパイプ領域を確保し、パイプ領域と非周期転送のエンドポイントとの間でＳＯＦパケットの周期転送を無効にしながら非周期データを自動転送する。 - 特許庁 - Welding parts 58a and 58b are provided on the two end faces of the buffer members 56a-56j, and the welding surfaces of the parts 58a and 58b are located apart from storage phosphor sheet 22 more than the surface of the guide member 50.
緩衝部材５６ａ〜５６ｊは、両端面に溶着部５８ａ、５８ｂが設けられるとともに、前記溶着部５８ａ、５８ｂの溶着面は、搬送ガイド部材５０の表面よりも蓄積性蛍光体シート２２から離間する位置に設定されている。 - 特許庁 - If there is a bit with different logic (the meaning of "1" or "0") between the input data in the input port 1 and the content in the buffer of the input port 1 formed in the RAM, the result of operation of the exclusive OR of 8 bits is not 00(H).
入力ポート１の入力データとＲＡＭに形成されている入力ポート１バッファの内容との間で、論理（「１」または「０」の意味）が異なっているビットがあれば、８ビットの排他的論理和の演算結果は００（Ｈ）にはならない。 - 特許庁 - A PCR correcting means 17 rewrites a PCR by using the input time and an output time stored in the buffer memory 11 when the PCR is included in the packet whose output order is decided by the means 16.
ＰＣＲ補正手段１７は、出力順決定手段１６により出力順を決定されたパケットにＰＣＲが含まれる場合、バッファメモリ１１に格納されている入力時刻及び出力時刻を用いてＰＣＲの書き換えを行う。 - 特許庁 - When recording a plurality of pieces of encoded data on a recording medium 11 at different transfer rates (transfer speeds), the accumulation buffer control unit 16 allocates the divided regions, so that an area to store the encoded data becomes large as the transfer rate becomes high.
異なる転送レート（転送速度）で複数の符号化データを記録媒体１１に記録する場合、蓄積バッファ制御部１６は、転送レートが速いほど符号化データを格納する領域が大きくなるように分割領域を割り当てる。 - 特許庁 - After that, when the state in which the buffer underrun occurs is evaded, reproducing operation and encoding operation are started by returning to Sn-m and the recording operation is restarted at Sn+1 (An+1) next to An (Sn) where the recording operation is interrupted after the reproducing operation is synchronized with encoding.
その後、バッファアンダーランの発生する状態が回避されるとＳn-mに戻って再生動作とエンコードが開始され、再生動作とエンコードを同期させた後、記録動作が中断したＡn（Ｓn）の次のＳn+1（Ａn+1）から記録動作が再開される。 - 特許庁 - The synthesized image data are subject to interleave processing in matching with the display resolution of an LCD color monitor 3, and the resulting image data are stored in an display image data area of the buffer memory 207 so that the LCD color monitor 3 displays the data in the picture-in-picture form.
合成された画像データがＬＣＤカラーモニター３の表示解像度に合わせて間引き処理され、バッファ用メモリ２０７の表示画像データ用領域に格納されることにより、ＬＣＤカラーモニター３にピクチャー・イン・ピクチャー表示される。 - 特許庁 - The assignment time period for the use of the compression/expansion section assigned to the second processing is made to be within a time period necessary for expanding the compressed data of one band buffer in the print processing by the compression/expansion section per one time of request of the use from the second processing.
第２の処理への圧縮／伸張部の使用割り当て時間は、第２の処理からの１回の使用要求につき、印字処理で１個のバンドバッファの圧縮データを圧縮／伸張部で伸張する為に要する時間以内とする。 - 特許庁 - Transmission data are not destroyed in the case of a normally small amount of data communication in spite of the small capacity of the communication buffer, the through-put is not reduced owing to re-transmission, etc., and, then, correspondence is made even to an abnormally large amount of data communication.
通信バッファの容量が小さくても、定常的な少量のデータ通信時では送信データが壊されることがないので再送時などでスループットが低下することがなくなり、かつ非定常な大量データ通信にも対応することができる。 - 特許庁 - To surely insert data to a medium with a minimum delay time at all times by arbitrating the order of insertion of a plurality of kinds of data (cells) having the same insertion priority to a transmission line, on the basis of a write sequence to a buffer.
同一挿入優先順位をもった複数種のデータ（セル）の伝送路への挿入順序をバッファへの書き込み順序に基づいて調停することで、常に、最小限の遅延時間で確実なデータ挿入を行なえるようにする。 - 特許庁 - Print data from KEY input section 4 or image input section 5 is displayed at a display section 6 and stored at the original print data 31 and print buffer 32 in the RAM 3 of a CPU 1.
カラーの原色であるＹ、Ｍ、Ｃのインクをヘッド列幅の１／３ずつ下げて重ね合わせ印刷して、印刷ヘッド列幅の端部より印字ヘッド位置をずらして重ね合わせるとと共にＹ、Ｍ、Ｃの各重ね繋ぎ部分が同一場所に重ならないようにする。 - 特許庁 - A free end 32 of the drive chassis 3 is connected, through a second buffer body consisting of a rubber vibration insulator, to the movable body 5 which is guided so as to rise and fall by a cam groove 61 of a cam plate 6 disposed at the point opposite to the free end 32 of the drive chassis 3.
ドライブシャーシ３の自由端３２との対向箇所に配備したカム板６のカム溝６１に案内されて昇降動作される可動体５に、防振ゴムでなる第２緩衝体を介してドライブシャーシ３の自由端３２を連結する。 - 特許庁 - When the alarm detection section 8d detects any alarm signal on the other hand, a control section 8e activates a timer section 8f and reads the camera storage data from the video buffer section 8b after a lapse of a prescribed time count (delay) and the monitor section 8j displays the video image data via the expansion section 8i.
これに対し、アラーム信号を検出したときには、制御部8eはタイマ部8fを作動させ、所定時間を計時（遅延）したときに映像バッファ部8bより該当カメラの格納データを読み出し、前記伸長部8iを経てモニタ部8jで表示する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
