「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 38 39 40 41 42 43 44 45 46 .... 476 477 次へ＞- DISK-SHAPED BUFFER MATERIAL BLOCK, ITS MANUFACTURING METHOD AND METHOD FOR MANUFACTURING WASTE PRODUCT-INTEGRATED BUFFER MATERIAL
円盤型緩衝材ブロック、円盤型緩衝材ブロックの製造方法及び廃棄体一体型緩衝材の製造方法 - 特許庁 - To provide a semiconductor integrated circuit capable of recovering deteriorated electric characteristics by detecting the deterioration of a buffer circuit without stopping the operation of the buffer circuit.
バッファ回路の劣化をバッファ回路の動作を止めることなく検出し、劣化した電気的特性を回復する。 - 特許庁 - The remaining buffer capacity measuring part 112 measures remaining buffer capacity from the reported information and outputs the result to a scheduler 113.
バッファ残量測定部１１２は、通知された情報からバッファ残量を測定し、スケジューラ１１３に出力する。 - 特許庁 - Next, these instructions are respectively stored in a local buffer 72 of a bus controller 7 or a local buffer 82 of a bus controller 8.
次に、それぞれバス制御装置７のローカルバッファ７２、あるいはバス制御装置８のローカルバッファ８２に格納される。 - 特許庁 - Then, a buffer control unit 20 changes the output start address of the synchronous data stored in the synchronous data buffer 22.
そして、バッファ制御部２０が同期データ用バッファ２２に格納された同期データの出力開始アドレスを変更する。 - 特許庁 - METHOD OF FORMING AIN BUFFER LAYER, AND AlN BUFFER LAYER, AND METHOD OF FORMING GaN SINGLE CRYSTAL FILM AND GaN SINGLE CRYSTAL FILM
ＡｌＮバッファ層の作成方法、ＡｌＮバッファ層、ＧａＮ単結晶膜の作成方法およびＧａＮ単結晶膜 - 特許庁 - A buffer memory (102) is operated as a ring buffer for storing image data within latest fixed time from a camera section (102).
バッファメモリ（１０２）は、カメラ部（１０２）からの直近の一定時間内の画像データを記憶するリングバッファとして動作する。 - 特許庁 - The output values of the output index buffer and the output address buffer are reused as input values to subsequent stages.
出力インデックスバッファ，及び出力アドレスバッファの出力値は，以降に続くステージへの入力値として再利用される。 - 特許庁 - The mechanism performs a computation to a segment of data in the input buffer and stores the result in the temporary result buffer.
この機構は、入力バッファ内のデータのセグメントに対して計算を実行し、結果を一時結果バッファに格納する。 - 特許庁 - A buffer monitoring section 205 monitors variation in difference between a write address ADw and a readout address ADr of a receiving buffer 202a.
バッファ監視部２０５は、受信バッファ２０２ａの書き込みアドレスADwと読み出しアドレスADrとの差分の変化を監視する。 - 特許庁 - A packet input from an IP processing part 101 into the RTP buffer 102 is instantly stored in the TTS buffer 105.
ＩＰ処理部１０１からＲＴＰバッファ１０２に入力されたパケットは即座にＴＴＳバッファ１０５に記憶する。 - 特許庁 - The buffer layer of the optical fiber 20 and the buffer layer of the leg 40 are temporarily dissolved by solvent processing.
溶剤の処理によって、光ファイバ心線２０の緩衝層とレッグ４０の緩衝層が一時的に溶解する。 - 特許庁 - The semiconductor element 2 and the buffer plate 4, and the metal layer 3 and the buffer plate 4 are bonded through the solder layers 5 and 6.
半導体素子２と緩衝板４、および金属層３と緩衝板４とは半田層５，６を介して接合する。 - 特許庁 - To provide a buffer circuit capable of removing a static current that flows to the buffer circuit, to reduce power consumption.
バッファー回路に流れる静的電流を除去して消費電力を減らすことができるバッファー回路を提供する。 - 特許庁 - To provide a buffer for storing variable length data, with which efficiency in the utilization of a data storage buffer is improved.
簡単な構成でデータ格納バッファの利用効率が高い可変長データ格納用バッファを提供することである。 - 特許庁 - Ring buffer operation of the DMA is enabled by setting a top bottom and a bottom address of the ring buffer in a register.
リングバッファの上底と下底のアドレスをレジスタで設定できるようにしてＤＭＡのリングバッファ動作を可能とする。 - 特許庁 - The buffer part generates a buffer full signal when the data size of payload data to be stored is larger than a free capacity size.
バッファ部は、記憶しようとするペイロードデータのデータサイズが空き容量よりも大きいときにバッファフル信号を生成する。 - 特許庁 - Reactant gases are supplied from the first buffer portion in which the plasma is generated; and source gases are supplied from the second buffer portion.
第１のバッファ部から反応ガスを供給し、プラズマを発生させ、第２のバッファから原料ガスを供給する。 - 特許庁 - The rendering engine 21 performs prescribed rendering processing on the image data read from the buffer 18 to write on a frame buffer 23.
エンジン２１は、バッファ１８から読み出された画像データに所定のレンダリング処理を行ってフレームバッファ２３に書き込む。 - 特許庁 - SA gas from a SA gas cylinder 334(1) and buffer gas from a buffer gas cylinder 334(2) are mixed with each other into mixture gas.
ＳＡガスボンベ３３４（１）からのＳＡガスとバッファガスボンベ３３４（２）からのバッファガスとは混合されて、混合ガスとなる。 - 特許庁 - The buffer is configured to store a plurality of buffer values corresponding to a plurality of pixel values for each of the pixel lines.
バッファは、各ピクセルラインにおける複数のピクセル値に対応する複数のバッファ値を記憶するように構成される。 - 特許庁 - The first inlet buffer region 52a and the first outlet buffer region 54a are set to have surface areas different with each other.
第１入口バッファ領域５２ａと第１出口バッファ領域５４ａとは、互いに異なる表面積に設定される。 - 特許庁 - A buffer layer 3A having a buffer effect is provided between the metal magnetic film 1A and at least one substrate 2.
金属磁性膜１Ａと基板２との間の少なくとも一方に緩衝効果を有する緩衝層３Ａを設ける。 - 特許庁 - Plotting of the polygon is performed on a frame buffer and the Z buffer while generating the Z value by referring to this work.
このワークを参照しながら、Ｚ値を生成しつつ多角形の描画をフレームバッファとＺバッファに対して行う。 - 特許庁 - A switch changes the supply source of each video stream to the decoder between the first buffer and the second buffer at picture after picture.
スイッチは、デコーダへの各ビデオストリームの供給源を第１バッファ及び第２バッファの間で、ピクチャごとに切り換える。 - 特許庁 - The buffer node to which the ID is allocated is mapped in an ID space (5) and the charge of the key is switched to the buffer node (6).
ＩＤを割り当てられたバッファーノードがＩＤ空間にマッピングされ（５）、キーの担当が、バッファーノードに切り替わる（６）。 - 特許庁 - The cushioning and fixing material has a buffer plate 26 formed on a sheet and a buffer plate passage 35 for movably regulating the plate 26.
シートに形成された緩衝板２６と、緩衝板２６を移動可能に規制する緩衝板行路３５とを有する。 - 特許庁 - To provide a buffer management system for a communication controller capable of accurately detecting a failure in a buffer management function of a communication control LSI and a buffer information transfer error.
通信制御ＬＳＩのバッファ管理機能の故障検出及びバッファ情報転送誤りを的確に検出することを可能とした通信制御装置のバッファ管理方式を提供する。 - 特許庁 - Both of the input buffer memory 112 and the output buffer memory 113 have a double-buffer structure, each of them has areas A, B and holds input/output data for the processor 111.
入力バッファメモリ１１２、出力バッファメモリ１１３は、いずれもダブルバッファ構成であり、それぞれ領域Ａ、Ｂを有し、プロセッサ１１１に対する入出力データを保持する。 - 特許庁 - To provide a power transmitting device capable of maintaining the buffer effect of a buffer member for a long period of time without generating detrimental vibrations resulting from a permanent strain in the buffer member.
緩衝部材の永久歪みによる有害な振動を発生させることなく、緩衝部材による緩衝効果を長期的に維持することができる動力伝達装置を提供する。 - 特許庁 - When the buffer area of the buffer circuit 16 runs short, the control circuit 15 outputs an erasure request to the buffer circuit 16, and outputs a flag change request.
制御回路１５は、バッファ回路１６のバッファ領域が不足している場合には、該バッファ回路１６に消去要求を出力するとともにフラグ変更要求を出力する。 - 特許庁 - A VRAM 4 is provided with a front frame buffer 41 and a rear frame buffer 42 alternately changed for display and for drawing and used, and a texture buffer 43 holding a texture.
ＶＲＡＭ４には、表示用と描画用とに交互に切り替えて使用される表フレームバッファ４１および裏フレームバッファ４２と、テクスチャを保持するテキスチャバッファ４３が設けられている。 - 特許庁 - Plural buffers are divided into plural buffer groups 113 to 115 each of which consists of plural buffers and respective buffer groups are managed as independent free buffer chains 110 to 112.
複数のバッファを、それぞれが複数のバッファからなる複数個のバッファ群（１１３，１１４，１１５）に分割して、各バッファ群毎に独立した空バッファチェインとして管理する（１１０，１１１，１１２）。 - 特許庁 - The control valve assembly 87 is provided with a spool valve 107 having buffer passages 123, 125, 127 to buffer the shift operation of the spool valve 107 between a high speed condition and a low speed condition by the buffer passages.
制御バルブアセンブリ(87)は、緩衝通路(123,125,127)を有するスプールバルブ(107)を備えており、この緩衝通路により高速状態と低速状態との間でスプールバルブのシフト操作を緩衝させる。 - 特許庁 - A receiving buffer processing unit 122 delivers PDL data by delivering a buffer pointer on the received PDL data which are stored in a receiving buffer to an analysis processing unit 106.
受信バッファ処理部１２２は、受信バッファに記憶された受信したＰＤＬデータを解析処理部１０６にバッファのポインタを受け渡すことによって、ＰＤＬデータの受け渡しが行われる。 - 特許庁 - The ATM exchange 1 has a cell buffer 4 connected to a line L in an ATM network and a cell buffer usage rate monitor module 3 that monitors a usage rate of the cell buffer 4.
本発明のＡＴＭ交換装置１は、ＡＴＭネットワーク内の回線Ｌに接続されたセルバッファ４と、セルバッファ４の使用率を監視するセルバッファ使用率監視モジュール３とを有する。 - 特許庁 - A clock is corrected in response to data amounts of the sound buffer 2 and a dummy data buffer 8, and the regenerating part 4 regenerates the sound data output from the buffer 2 based on the clock.
また、音声バッファ２やダミーデータバッファ８のデータ量に応じてクロックを補正し、音声再生部４はこのクロックに基づいて音声バッファ２から出力される音声データを再生する。 - 特許庁 - Each buffer of the buffer circuit 105 is such that a GND level is always imparted to an enable terminal so that the output level of each buffer is determined to be a signal level from a game control main board 31.
バッファ回路１０５における各バッファは、常にイネーブル端子にＧＮＤレベルが与えられ、各バッファの出力レベルは、遊技制御メイン基板３１からの信号レベルに確定している。 - 特許庁 - A virtual buffer calculation unit 13 resets the allowable code amount for the next prediction target region based on an occupancy amount of a buffer after storing encoded data in a transmission buffer 12.
仮想バッファ算出部１３は、符号化されたデータを伝送バッファ１２に蓄積した後のバッファの占有量をもとに次の予測対象領域に対する許容符号量を再設定する。 - 特許庁 - The control part 10 finishes video recording for time-shift playback when the program data is stored in the entire buffer of the buffer 15 to fill the buffer 15 in video recording for time-shift playback.
制御部１０は、追っかけ再生用の録画において、バッファ１５のバッファ全部に番組データが記憶され、バッファ１５がいっぱいになったとき、追っかけ再生用の録画を終了させる。 - 特許庁 - When the packets are stored in a fluctuation absorption buffer 17 up to the threshold, the voice data are read from the fluctuation absorption buffer 17 by taking precedence over the reception buffer 16a.
パケット受信制御部１６はパケットが閾値までゆらぎ吸収バッファ１７に蓄積されると、受信バッファ１６ａに優先してゆらぎ吸収バッファ１７から音声データを読出す。 - 特許庁 - When the instruction receiving section 120 receives a setting instruction of a sound output mode requesting low delay of sound output, the buffer control section 122 reduces the buffer size of the jitter buffer 128.
指示受付部１２０が、音声出力の低遅延を要求する音声出力モードの設定指示を受け付けると、バッファ制御部１２２が、ジッタバッファ１２８のバッファサイズを縮小する。 - 特許庁 - A write data buffer 51, a write queue buffer 52, a read data buffer 53, and read queue buffers 54a and 54b are arranged in a RAM 50 installed for temporarily saving data.
データの一時的な退避用として実装されているＲＡＭ５０に対して、書込データバッファ５１と、書込キューバッファ５２と、読出データバッファ５３と、読出キューバッファ５４ａ、５４ｂとを設ける。 - 特許庁 - The buffer flag is put ON after the value of an initial value counter after update is normally written to a first buffer, and is put OFF when it is normally written to a second buffer (S49 in Fig.4, not shown).
バッファフラグは、更新後の初期値カウンタの値が第１バッファへ正常に書き込まれた後でオンされ、第２バッファへ正常に書き込まれた後でオフされる（図４のＳ４９）。 - 特許庁 - A CPU 800 (central processing unit) proceeds commands according to performing priority set to each of a group of individually formed regions (a buffer A830, a buffer B831 and a buffer C832).
ＣＰＵ８００は、個別の領域群（バッファＡ８３０、バッファＢ８３１、バッファＣ８３２）のそれぞれに対して設定されている実行優先度にしたがってコマンド実行を行っていく。 - 特許庁 - Here, the substrate conveying device includes a means for holding the packing buffer and standby buffer at a constant interval without reference to variation in the length of the packing buffer 40 in the substrate conveying direction.
ここで、前記搭載バッファ４０の基板搬送方向の長さの変化に係わらず、搭載バッファと待機バッファの間隔を一定に維持する手段を備えることができる。 - 特許庁 - The processing of reading original image data from the original buffer area 10a and the processing of reading the transposed partial image data from the first transposition buffer area 10b and the second transposition buffer area 10c are carried out simultaneously.
元バッファ領域１０ａから元の画像データを読み出す処理と、第１，第２転置バッファ領域１０ｂ，１０ｃから転置部分画像データを読み出す処理とを同時に行う。 - 特許庁 - To provide an optical transmitting system, an optical transmitting apparatus, and a traffic control method that, even when an electric buffer is designed so as to match a maximum traffic amount or less prioritizing a utilization efficiency of the electric buffer, avoid a buffer overflow to prevent signal deterioration from occurring.
電気バッファの利用効率を優先し、最大トラフィック量以下に合わせて電気バッファを設計しても、できるだけバッファ溢れを回避し、信号の損失を発生させない。 - 特許庁 - A transmission buffer time adding part 204 sets information including the transmission buffer time calculated by the transmission buffer time calculation part 203, to a designated field of a header of the encoded data.
伝送時バッファ時間付加部２０４は、伝送時バッファ時間算出部２０３により算出された伝送時バッファ時間を含む情報を、符号化データのヘッダの指定フィールドへセットする。 - 特許庁 - A basic code, shared data and print data are stored in a basic code buffer 302, in a shared data buffer 304, and in a print data read buffer 303, respectively, by the control of a control part 31.
制御部３１の制御により、基本コードは基本コードバッファ３０２に、共通データは共通データバッファ３０４に、そして印刷データは印刷データリードバッファ３０３に格納される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
