「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 39 40 41 42 43 44 45 46 47 .... 476 477 次へ＞- A graphics processor has an embedded frame buffer, and a copy line is provided between the embedded frame buffer 114 and an external frame buffer such as a main memory 112 connected directly to a display device 56.
グラフィックスプロセッサは内部フレームバッファを有し、内部フレームバッファ１１４と表示装置５６に直結する主メモリ１１２などの外部フレームバッファとの間にコピーラインが設けられる。 - 特許庁 - To provide a buffer mounting tool capable of adjusting braking action of a buffer in accordance with the weight and size of a moving body by adjusting an operating distance of the buffer.
緩衝器の作動距離を調節できるようにすることにより、緩衝器の制動作用を移動体の重さや大きさに応じて調節することのできる緩衝器取付具を提供する。 - 特許庁 - Otherwise the relative buffer status reports are sent, which encode the present buffer level in terms of the difference from the last transmitted absolute buffer status report.
そうでない場合には、相対バッファ状態報告が送信され、相対バッファ状態報告は、直前に送信された絶対バッファ状態報告からの差に関して、現在のバッファレベルを符号化する。 - 特許庁 - Because intra cache data movement is not necessary by movable pointers for a reload buffer, a victim buffer and an integrated write-back buffer, cache miss is efficiently handled.
リロードバッファ、ビクティムバッファ、集積されたライトバックバッファのための可動ポインタによって、キャッシュ内部におけるデータの移動を必要としないため、キャッシュミスを効率良く対応することができる。 - 特許庁 - To satisfy regulations for I-V characteristics of an output buffer even when the I-V characteristics of the output buffer vary with a supply voltage to the output buffer.
出力バッファのＩ−Ｖ特性が出力バッファ用の電源電圧に応じて変化しても、出力バッファのＩ−Ｖ特性に対して規定を満足させることを可能にする。 - 特許庁 - When the positioning of the buffer substance 3 is performed, the side surface 3a of the buffer substance 3 is abutted to the side surface 4a of a raise 4, and the horizontal positioning of the buffer substance 3 is performed.
緩衝物３の位置決めを行う際には、緩衝物３の側面３ａを切り起こし４の側面４ａに当接させ、緩衝物３の左右方向の位置決めを行う。 - 特許庁 - In this method, SiN buffer bodies 12 are discretely formed on a substrate 10, and a GaN buffer layer 14 which is formed at a lower temperature and a GaN semiconductor layer 16 at a high temperature are successively formed on the substrate 10 and buffer bodies 12.
基板１０上にＳｉＮバッファ体１２を離散的に形成し、その上に低温でＧａＮバッファ層１４、高温でＧａＮ半導体層１６を形成する。 - 特許庁 - When the writing of the data in the memory in the previous cycle is completed, and any dead region is generated in the second buffer, the data stored in the first buffer this time are transferred to the second buffer.
前回のサイクルにおけるデータのメモリへの書き込みが完了して第２のバッファに空きが生じたならば、第１のバッファに格納された今回のデータは第２のバッファに転送される。 - 特許庁 - During the execution of respective rendering operation by the engine 120, the buffer 124 is functioned as a depth buffer at first, and then functioned as a pixel buffer.
本願発明では、ポリゴンとテクスチャ・サイズ・データだけを使用して初期ラスタ化操作を実行し、最終表示に必要な画像をレンダリングするのに必要なパターン・データのみをローディングする。 - 特許庁 - A character recognizing part 113 operates character recognition to each character position candidate from the image in the picture buffer 121 and the position information in the character position buffer 122, and outputs a character candidate to a character candidate buffer 123.
文字認識部113は、画像バッファ121内の画像と文字位置バッファ122内の位置情報から各文字位置候補に対して文字認識を行ない、文字候補を文字候補バッファ123に出力する。 - 特許庁 - To provide a buffer device for an elevator that reduces an initial shock generated across a car falling anomalously and impacting a buffer and prevents a shock overloading an average buffer action from acting on the car.
異常下降して緩衝器に衝突するかごに生じる初期衝撃が少なく、平均緩衝作用を上回る衝撃がかごに作用しないエレベーターの緩衝装置を得る。 - 特許庁 - In a data transfer unit 20, a split size calculation part 21 calculates a split size Bsa of a buffer 12a and a split size Bsb of a buffer 12b based on a mutually-referenced data accumulation volume of the other buffer.
データ転送装置２０の分割サイズ算出部２１は、各バッファ１２ａ，１２ｂの分割サイズＢｓａ，Ｂｓｂを、互いに他のバッファのデータ蓄積量に基づいて算出する。 - 特許庁 - To provide a bidirectional buffer circuit which reduces a layout size thereof and power consumption by sharing a capacitive element between an output buffer and an input buffer.
出力バッファと入力バッファとで容量素子を共用することによって、そのレイアウトサイズおよび消費電力を削減することができる双方向バッファ回路を提供する。 - 特許庁 - To share a buffer for address conversion (TLB: Translation Lookaside Buffer) among a plurality of threads without generating unnecessary multi-hit in an information processor which operates by a multithread system.
マルチスレッド方式で動作する情報処理装置において、不要なマルチヒットを発生させることなく、アドレス変換用バッファ（ＴＬＢ：Translation Lookaside Buffer）を複数のスレッド間で共有できるようにする。 - 特許庁 - Therefore, the impedance of the output buffer becomes 1/N times the impedance of the output buffer 104, and an error component contained in the impedance of the output buffer 104 also becomes 1/N times.
このため、出力バッファのインピーダンスは、調整用出力バッファ１０４の１／Ｎ倍となり、調整用出力バッファ１０４のインピーダンスに含まれる誤差成分も１／Ｎ倍となる。 - 特許庁 - A buffer conversion section 104 converts information comprising the stream data whose buffering processing has been performed by the output buffer 103, into a file format according to the capacity of the output buffer 103.
バッファ変換部１０４は、出力バッファ１０３の容量に応じて、当該出力バッファ１０３によりバッファリング処理されたストリームデータを含む情報をファイル形式に変換する。 - 特許庁 - At the video decoder model buffer verifying unit 13, video decoder model buffer amount for encoding a subsequent frame is outputted to video encoder 11 based on the result of verifying the buffer progress.
ビデオデコーダモデルバッファ検証器１３では、バッファ推移を検証した結果に基づき、次のフレームを符号化するためのビデオデコーダモデルバッファ量をビデオ符号化器１１に出力する。 - 特許庁 - The system also comprises a memory manager for managing requests for obtaining a buffer space by storing and re-accessing buffer steal history records in a buffer steal history queue.
このシステムは、更に、バッファ・スチール履歴レコードをバッファ・スチール履歴キューに記憶することおよび再アクセスすることによって、バッファ・スペースを求めるリクエストを管理するメモリ・マネージャを含む。 - 特許庁 - A flash memory device is provided with a memory cell array, an input buffer part, an output driver part, a first page buffer part, a second page buffer part, a first data input/output part, and a second data input/output part.
フラッシュメモリ装置は、メモリセルアレイ、入力バッファ部、出力ドライバ部、第１ページバッファ部、第２ページバッファ部、第１データ入出力部及び第２データ入出力部を備えてなる。 - 特許庁 - When read is carried out in the backward direction and read reaches a field buffer located earlier by one field buffer in the write direction from the field buffer of the write object, the field buffers are reversed in the forward direction.
また、逆方向に読み出しを行っているときに、書き込み対象のフィールドバッファから書き込み方向に一つ先となるフィールドバッファに到達したら正方向に反転させる。 - 特許庁 - This buffer 100 comprises a buffer mechanism unit 111 which is fixed to the front of one door panel 11, and a buffer mechanism unit 121 which is fixed to the front of the other door panel 12.
緩衝装置１００は、一方の戸板１１の正面に固着された緩衝機構ユニット１１１と、他方の戸板１２の正面に固着された緩衝機構ユニット１２１とを備える。 - 特許庁 - Since writing of a value of the initial value counter to first and second buffer is alternately performed, a normal value of the initial value counter is stored in the buffer shown by the buffer flag.
第１および第２バッファへの初期値カウンタの値の書き込みは交互に行われるので、バッファフラグによって示されるバッファには、初期値カウンタの正常な値が記憶されている。 - 特許庁 - A picture processor 14 is provided with a first buffer memory 30, a second buffer memory 31, and a third buffer memory 32 for storing the plural pictures of the same subject obtained by a device 12 to be tested.
画像処理装置１４は、被試験デバイス１２が取得した同一被写体の複数の画像を格納する第１バッファメモリ３０、第２バッファメモリ３１，第３バッファメモリ３２をもつ。 - 特許庁 - The door structure comprises an opening frame, the door and the buffer; and the buffer is equipped with a buffer body 34 which is attached to an opening, and a joint member which is attached to the door.
戸構造は、開口枠、戸および緩衝装置を備えており、緩衝装置は、開口部に取り付けられた緩衝装置本体３４と、戸に取り付けられた接合部材とを備えている。 - 特許庁 - A transmission data buffer management part 14 performs management of a time or the like for which the transmission data are buffered in the transmission data buffer 13, and deletes the transmission data inside the transmission data buffer 13 by a request of a data terminal operator inside the transmission data buffer.
送信データバッファ管理部１４は送信データバッファ１３に送信データをバッファしておく時間などの管理を行い、送信データバッファ中のデータ端末操作者の要求により送信データバッファ１３内の送信データの削除を行う。 - 特許庁 - A base station device 1 related to this communication device has: a buffer 8b for retransmission for storing an ARQ block transmitted to a terminal device 2; and a buffer size control part 10 for dynamically adjusting the buffer size of the buffer 8b for retransmission.
本発明の通信装置に係る基地局装置１は、端末装置２に対して送ったＡＲＱブロックを蓄積する再送用バッファ８ｂと、再送用バッファ８ｂのバッファサイズを動的に調整するバッファサイズ制御部１０とを有している。 - 特許庁 - In respect to this signal, when access to a shared buffer 4 also usable for saving DMA data is enabled, the shared buffer control part 3 outputs a shared buffer access permit signal and performs the temporary saving control of transfer data to the shared buffer 4.
これに対し共有バッファ制御部３は、ＤＭＡデータ退避用としても利用可能な共有バッファ４へのアクセスが可能な場合に、共有バッファアクセス許可信号を出力して、共有バッファ４への転送データの一時退避制御を行う。 - 特許庁 - When the space area of the buffer 10 is decreased, the initialization is discontinued, and the data written into the buffer 10 is read out and recorded on the disk 1, and when the space area of the buffer 10 is increased, the remaining initialization is executed while writing the data into the buffer 10.
バッファ１０の空き領域が少なくなったら初期化を中断し、バッファ１０に書き込まれたデータを読み出してディスク１に記録し、バッファ１０の空き領域が多くなったらバッファ１０にデータを書き込みながら、残りの初期化を行う。 - 特許庁 - This DLL circuit is equipped with a delay circuit 20 between a clock buffer 5 and an output buffer 10 so as to put the input clock CLK inputted to the clock buffer 5 and the output clock OCLK outputted from the output buffer 10 in phase with each other.
このＤＬＬ回路には、クロックバッファ５に入力される入力クロックＣＬＫと出力バッファ１０から出力される出力クロックＯＣＬＫとの位相を合わせるために、これらバッファ間に遅延回路２０が備えられている。 - 特許庁 - The broadcast reproduction device 2 determines a failure of the write buffer 14 and underflow of the read buffer 15 from a relationship between IO latency of the last recording program data to the external storage 3, and free space in the write buffer 14 and the read buffer 15.
放送再生装置２は、直前の記録用番組データの外部ストレージ３に対するＩＯレイテンシと、ライトバッファ１４及びリードバッファ１５における空き容量との関係から、ライトバッファ１４の破綻及びリードバッファ１５のアンダーフローを判別する。 - 特許庁 - A leg boy 4 for supporting the assembly body 2 is provided with the buffer members 10 including silicone gel materials and a regulating member 20 for regulating the deformation range of the buffer body 17 of the buffer members 10 is disposed near the buffer members 10.
装置本体２を支持する脚体４にシリコーンゲル材料を含んでなる緩衝部材１０を備え、且つ、緩衝部材１０の緩衝体１７の変形範囲を規制する規制部材２０を緩衝部材１０の近傍に配設して構成した。 - 特許庁 - To provide a storage system for, even when a volume of a buffer installed in a copy destination device is smaller than that of a buffer installed in a copy source device as regards a buffer to be used for a remote copy whose sequentiality is secured, validly using the buffer installed in the copy source device.
順序性を保証したリモートコピーに使用するバッファに関し、コピー先装置に備わるバッファが、コピー元先装置に備わるバッファより少ない場合であっても、コピー元装置が有するバッファを有効に使用できるストレージシステムを提供する。 - 特許庁 - The buffer stand mounting structure includes the buffer stand 14 provided on a pit 11 of an elevator hoistway and equipped with a buffer 13 easing impact of a car or a counterweight upon collision, and a plurality of bolts 25 screwed from an upper surface to a lower surface of the buffer stand 14.
エレベータ昇降路のピット１１に設けられ、乗りかごまたはつり合い重りの衝突時の衝撃を緩和するバッファ１３を備えるバッファ台１４と、バッファ台１４の上面から下面に渡って螺挿された複数のボルト２５とを具備する。 - 特許庁 - A required data buffer plane number monitor/calculation circuit 36 calculates the required number of planes (number of segments) of a data buffer from the lengths of packets included in head cell data, and a packet reception enable discriminating/buffer plane number reserving circuit 48 compares it with a remaining buffer quantity.
必要データバッファ面数監視／算出回路３６において、先頭のセルデータに含まれるパケット長から必要なデータバッファの面数（セグメント数）を算出し、パケット受信可判定／バッファ面数確保回路３８において残バッファ量と比較する。 - 特許庁 - The invention comprises the steps of transferring display information to a local frame buffer, updating the display frame buffer by transferring the display information from the local frame buffer to the display frame buffer, and displaying the display information on the display module.
ディスプレイ情報をローカルフレームバッファに伝送するステップと、ローカルフレームバッファからディスプレイフレームバッファにディスプレイ情報を伝送することによりディスプレイフレームバッファを更新するステップと、ディスプレイ情報をディスプレイモジュールに表示するステップとを含む。 - 特許庁 - The calibration circuit comprises: a first replica buffer 110 including the substantially same circuit configuration as a pull-up circuit constituting an output buffer; and a second replica buffer 130 including the substantially same circuit configuration as a pull-down circuit constituting the output buffer.
出力バッファを構成するプルアップ回路と実質的に同じ回路構成を有する第１のレプリカバッファ１１０と、出力バッファを構成するプルダウンと実質的に同じ回路構成を有する第２のレプリカバッファ１３０とを備える。 - 特許庁 - A cell input regulation section 912 regulates the input of ATM cells to a common buffer if the number of ATM cells inside the buffer held by the intra-buffer cell count section 907 inside the buffer is equal with or greater than the threshold held by the threshold holding section 908.
セル入力規制部９１２は、バッファ内のバッファ内セル数カウント部９０７が保持するバッファ内のＡＴＭセル数が、閾値保持部９０８が保持する閾値以上である場合には、共通バッファへのＡＴＭセルの入力を規制する。 - 特許庁 - A first buffer circuit is provided to the rear stage of an oscillation circuit for oscillating the quartz vibrator and a second buffer amplifier is further provided to the rear stage of the first buffer circuit while a measuring part for processing a signal related to frequency is connected to the rear stage of the second buffer amplifier.
水晶振動子を発振させるための発振回路の後段に第１のバッファ回路を設け、更にその後段に第２のバッファアンプを設けてその後段に周波数に関連する信号を処理する測定部を接続する。 - 特許庁 - A buffer quantity arithmetic section 10 uses a predicted communication speed and a predicted drive speed from a communication speed prediction section 7 to obtain a data quantity available of buffering, and a reception buffer setting section 11 sets the buffer quantity on the basis of the result and the upper limit capacity of the buffer.
バッファ量演算部１０は、通信速度予測部７からの予測通信速度と予測走行速度を用いてバッファリング可能なデータ量を求め、この結果とバッファの上限値から受信バッファ設定部１１でバッファ量を設定する。 - 特許庁 - The output buffer circuit includes alternately in parallel the pre-buffer circuit 150 and a replica buffer circuit 160 simulating it, and temporarily increases the input bias current of output stage transistors QN12, QP22 of the output buffer circuit 110 on the basis of the output current of the replica buffer circuit 160 in the transient period of a new input and output signal when the signal SGO is changed.
プリバッファ回路150とこれを模擬したレプリカバッファ回路160とを互いに並列に備え、信号SGOが変化する際の入出力新信号の過渡期間において、レプリカバッファ回路160の出力電流に基づいて出力バッファ回路110の出力段トランジスタQN12、QP22の入力バイアス電流を一時的に増強する。 - 特許庁 - A transfer control part 40 uses a buffer 38 for communication and a buffer 4 for image processing as a buffer for network reception, and temporarily stores data received form a network 14 in the buffer 38 for communication, and a DMA control part 36 DMA transfers the data to the buffer 34 for image processing when there is no image processing request.
画像処理要求がない間は、転送制御部４０が通信用バッファ３８と画像処理用バッファ３４をネットワーク受信用のバッファとして使用して、ネットワーク１４から受信したデータを通信用バッファ３８に一時格納してＤＭＡ制御部３６によって画像処理用バッファ３４にＤＭＡ転送する。 - 特許庁 - The USB host controller 11 includes: a buffer memory 2 for USB pipe having a first buffer memory region 41 and a second buffer memory region 42, and a buffer memory control unit 1 configured to control a data transfer between the buffer memory 2 for USB pipe and each of first and second devices 18 and 19.
本発明にかかるＵＳＢホストコントローラ１１は、第１のバッファメモリ領域４１と第２のバッファメモリ領域４２とを有するＵＳＢパイプ用バッファメモリ２と、第１の機器１８と第２の機器１９とＵＳＢパイプ用バッファメモリ２の間のデータ転送を制御するバッファメモリ制御部１を備える。 - 特許庁 - In each data buffer 16 having a memory cell array 11 and plural pairs of data line connected to this cell, a spare cell array 11a and a pair of spare data line, and in which each data line and a pair of spare data line are connected, a write-in buffer section of the buffer 16 is constituted of each data buffer and pairs of buffer output terminal.
メモリセルアレイ１１とこれに接続される複数のデータ線対、予備セルアレイ１１ａとこれに接続される予備データ線対を有し、各データ線対及び予備データ線対の接続される各データバッファ１６は、書き込みバッファ部がバッファ入力端子対とバッファ出力端子対をもって構成される。 - 特許庁 - When the image formation data received by the first inputting buffer is transferred to the large-capacity memory and is further transferred to the second inputting buffer, and if the image formation data is not present in the large-capacity memory and the second inputting buffer has vacancy, an inputting buffer controller controls to directly transfer the image formation data received by the first inputting buffer to the second inputting buffer.
そして，入力バッファコントローラが，第１の入力バッファに受信された画像形成データを大容量メモリに転送し，更に，第２の入力バッファに転送し，大容量メモリに前記画像形成データがなく第２の入力バッファに空きがある時に，第１の入力バッファに受信した画像形成データを第２の入力バッファに直接転送するよう制御する。 - 特許庁 - This series regulator acts as a buffer having variable resistance.
このシリーズレギュレータが可変抵抗を持つバッファの役割を果たす。 - 特許庁 - A code which is not the ZRL code is held in a second buffer 20.
ＺＲＬ符号ではない符号は第２のバッファに保持する。 - 特許庁 - TESTING METHOD AND IMPLEMENT FOR SALIVA BUFFER PERFORMANCE
唾液緩衝能検査方法及び唾液緩衝能検査用具 - 特許庁 - The sequence of encoded image blocks (36) is stored in the buffer (38).
一連の符号化された画像ブロック(36)はバッファ(38)に格納される。 - 特許庁 - A monitor 35a periodically monitors the condition of a buffer 34.
監視部３５ａは、バッファ３４の状態を定期的に監視する。 - 特許庁 - PAGE BUFFER OF FLASH MEMORY DEVICE, AND PROGRAMMING METHOD USING THE SAME
フラッシュメモリ装置のページバッファおよびそれを用いたプログラム方法 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
