「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 52 53 54 55 56 57 58 59 60 .... 476 477 次へ＞- In the semiconductor device provided with the cell 10 and the buffer circuit 2 formed so as to surround the cell 10, a plurality of the bonding pads 1 are formed on the outer peripheral part of the buffer circuit 2 and the buffer circuit 2 respectively, and arranged on the outer peripheral part of the buffer circuit 2 and the buffer circuit 2 in zigzag respectively.
セル部１０と、セル部１０を囲むように形成されたバッファ回路部２とを備えた半導体装置において、複数のボンディングパッド１は、バッファ回路部２の外周部上、および、バッファ回路部２上にそれぞれ形成され、バッファ回路部２の外周部上、および、バッファ回路部２上に、千鳥状に配置されたものである。 - 特許庁 - The image processing device is provided with a first buffer control part controlling a reading buffer storing partial images, a transformation part sequentially transforming the partial images stored in the reading buffer to the positions of the output coordinate, and a second buffer control part controlling a writing buffer storing the partial images transformed to the positions of the output coordinate by the transformation part.
画像処理装置は、部分画像を格納する読み取り用バッファを制御する第１バッファ制御部と、読み取り用バッファに格納された部分画像を、出力座標の位置に順次変換する変換部と、変換部により出力座標の位置に変換された部分画像を格納する書き込み用バッファを制御する第２バッファ制御部と、を備える。 - 特許庁 - From a packet received within a past fixed period, a jitter amount in a concerned period is calculated, a buffer threshold value setting portion 20 updating an initial accumulation amount of a jitter buffer 14 based on the jitter amount calculated, and a buffer control portion 21 changing a packet output rate from the jitter buffer 14 based on the accumulation amount of the jitter buffer 14 are provided.
過去の一定期間に受信したパケットから当該期間におけるジッタ量を算出し、算出したジッタ量に基づいてジッタバッファ１４の初期蓄積量を更新するバッファ閾値設定部２０と、ジッタバッファ１４の蓄積量に基づいてジッタバッファ１４からのパケット出力速度を変更するバッファ制御部２１とを備える。 - 特許庁 - A method of forming an electronic device of thin layers on a flexible board includes the steps of: stacking a buffer layer on the flexible board; heating a stack of the board and the buffer layer to a temperature at which the buffer layer is plastically deformed; cooling the stack; and forming the thin-film electronic device on the plastically deformed buffer layer without further plastically deforming the buffer layer.
フレキシブル基板の上に薄膜層の電子デバイスを形成する方法は、フレキシブル基板の上にバッファ層を堆積させ、基板とバッファ層のスタックをバッファ層の塑性変形が起こる温度まで加熱し、スタックを冷却し、バッファ層をさらに塑性変形させずに、薄膜電子デバイスを塑性変形したバッファ層の上に形成することを含む。 - 特許庁 - The line buffer controller 16 performs control so as to write odd-numbered pixel data in pixel data, which are outputted from the page memory 14, into the odd line buffer 18, simultaneously, to read even- numbered pixel data written in the even line buffer 20, to read the pixel data out of the odd line buffer 18 and simultaneously to write the even-numbered pixel data in the even line buffer 20.
ラインバッファコントローラ１６は、ページメモリ１４から出力される画素データのうち、Ｏｄｄラインバッファ１８に奇数画素データを書き込むと同時にＥｖｅｎラインバッファ２０に書き込まれた偶数画素データを読み出し、Ｏｄｄラインバッファ１８から画素データを読み出すと同時にＥｖｅｎラインバッファ２０に偶数画素データを書き込むように制御する。 - 特許庁 - The image recording device which has the image buffer 3 for one or more images has a control unit 20 to which the buffer 3 is connected and a buffer main body 3 individually and is provided with an interface unit 30 which mediates between the control unit 20 and buffer main body 3 between both.
１画像分以上の画像バッファ３を持つ画像記録装置において、前記バッファ３を接続する制御ユニット２０とバッファ本体３を個別に持ち、制御ユニット２０とバッファ本体３の間に両者の仲介を行なうインタフェースユニット３０を設けて構成する。 - 特許庁 - If the main buffer area 12 has no blank information storage while information in the main buffer area 12 can not be updated, an information storage control part 17 places an information write part 23 in operation to auxiliarily store information for main buffer storage in the standby buffer area 13.
主バッファ領域１２の情報の更新不可期間中に主バッファ領域１２に空白の情報格納領域が無い場合には、情報格納制御部１７は、情報書き込み部２３を動作させて主バッファ格納用情報を予備バッファ領域１３に補助的に格納する。 - 特許庁 - Each stream separated from a mix stream is recorded in corresponding each ring buffer with time information of recording time, respectively, and in reproduction from the ring buffer, each ring buffer is synchronously reproduced in a stream order of synchronously obtaining time of the time information from each ring buffer.
混合ストリームから分離した各ストリームを、対応する各リングバッファにそれぞれ記録時刻の時間情報と共に記録して、リングバッファからの再生においては、各リングバッファからの時間情報の時刻が同期して得られるストリーム順序にて、各リングバッファを同期再生する。 - 特許庁 - The printer 10 has: a reception buffer 22 temporarily storing data; a command analysis part 56 analyzing the reception data; the macro buffer 26 storing a macro; and a data route 54 reading the data from the reception buffer 22 or the macro buffer 26, and transferring the read data to the command analysis part 56.
プリンタ１０は、データを一時保存する受信バッファ２２と、受信データを解析するコマンド解析部５６と、マクロを保存するマクロバッファ２６と、受信バッファ２２またはマクロバッファ２６からデータを読み出し、コマンド解析部５６に読み出したデータを渡すデータルート５４とを備える。 - 特許庁 - In the case of an excessive jitter which causes the overflow of the data storage quantity in the main buffer means, output of a write clock to the main buffer means and output of a read clock to the auxiliary buffer means are halted to absorb the jitter by the auxiliary buffer means.
そして、主バッファ手段のデータ蓄積量がオーバーフローするような過大なゆらぎに対しては、主バッファ手段への書き込みクロックの出力停止と、補助バッファ手段への読み出しクロックの出力停止により、補助バッファ手段でゆらぎの吸収を行うようにする。 - 特許庁 - When ATM cells exist in the buffer 5 after the input ATM cells are written in the buffers 5 and 6, the ATM cells existing in the buffer 5 are read out or, when the length of the queue of the ATM cells in the buffer 5 exceeds the threshold, the ATM cells existing in the low- priority buffer 6 are preferentially read out.
この書き込み後の高優先バッファ５にＡＴＭセルが存在する場合に、高優先バッファ５内のＡＴＭセルを読み出し、又は、高優先バッファ５内のＡＴＭセルの待ち行列長が、しきい値を超過している場合に、低優先バッファ６のＡＴＭセルを優先して読み出す。 - 特許庁 - In the spin polarized electron generating element consisting of a substrate, a buffer layer, and a distorted superlattice layer formed on the buffer layer, an intermediate layer is interposed between the substrate and the buffer layer, the intermediate layer being made of crystal having a lattice constant larger than that of crystal constituting the buffer layer.
基板と、バッファ層と、バッファ層上に形成された歪み超格子層とを有するスピン偏極電子発生素子において、基板とバッファ層との間に、バッファ層を構成する結晶の格子定数よりも大きな格子定数を有する結晶から成る中間層を介在させた。 - 特許庁 - An image recording device is characterised by being constituted of a buffer for buffering a plurality of image data inputted from the outside, an accumulation media for performing the recording accumulation processing of the image data buffered by the buffer, and a buffer/accumulation media control for performing the recording accumulation processing of the buffer and the accumulation media.
外部より入力される複数の画像データをバッファリングするバッファと、バッファがバッファリングする画像データの記録蓄積処理を行う蓄積メディアと、バッファと蓄積メディアの記録蓄積処理を行うバッファ・蓄積メディア制御とを有する画像記録装置によって構成される。 - 特許庁 - The semiconductor integrated circuit device 100 includes an output buffer 1 of a small amplitude/high-speed operation, an input buffer 2 of a small amplitude/high-speed operation, and an input/output connection circuit 3 connecting an output terminal of the output buffer 1 to an input terminal of the input buffer 2.
半導体集積回路装置１００は、小振幅・高速動作の出力バッファ１と、小振幅・高速動作の入力バッファ２と、出力バッファ１の出力端子と入力バッファ２の入力端子との間を接続する入出力接続回路３と、を有する。 - 特許庁 - The method comprises: a step for growing a nitride buffer layer 21 including aluminum on a sapphire substrate 20; a step for growing a binary nitride buffer layer 22 on the nitride buffer layer 21; and a step for growing a nitride semiconductor layer 23 on the binary nitride buffer layer 22.
サファイア基板20の上部にアルミニウムを含む窒化物バッファー層21を成長させる段階と、窒化物バッファー層21の上部に二元系窒化物バッファー層22を成長させる段階と、二元系窒化物バッファー層22の上部に窒化物半導体層23を成長させる段階とで構成される。 - 特許庁 - The communication control section 13 makes the peripheral device 20 inquired at the communication control section 23 about the size of the buffer 24 in accordance with rewriting request from the external device 1 and compares the resulting size of the buffer 24 with the size of the buffer 14, and responds the smaller buffer size to the rewriting request.
外部装置１からの書換要求に対し、通信制御部１３は、周辺装置２０にバッファ２４の大きさを通信制御部２３に問い合わせ、その結果であるバッファ２４の大きさとバッファ１４の大きさとを比較し、小さいバッファサイズを書換要求に対して返答する。 - 特許庁 - Data on a write cache CW are transferred to a buffer for recording BW and, at the same time, data on a medium M are transferred to a buffer for reproduction BR, and then data on the buffer for recording BW are transferred to the medium M and, at the same time, data on the buffer for reproduction BR are transferred to a read cache CR.
ライトキャッシュＣ_W 上のデータを記録用バッファＢ_W に転送すると同時にメディアＭ上のデータを再生用バッファＢ_R に転送した後、記録用バッファＢ_W 上のデータをメディアＭに転送すると同時に再生用バッファＢ_R 上のデータをリードキャッシュＣ_R に転送する。 - 特許庁 - When a leading frame of contents is received and the data amount of a buffer under outputting frames, among a plurality of buffers, is less than a predetermined lower limit value, another buffer different from the buffer under outputting frames is designated as a receiver buffer for receiving the leading frame of contents and frames received subsequently.
コンテンツの先頭フレームを受信したとき、複数のバッファのうちフレームを出力中のバッファのデータ量が、所定の下限値未満であるとき、データを出力中のバッファと異なる他のバッファを、コンテンツの先頭フレーム及びそれ以降に受信されるフレームを受け取る受取バッファに指定する。 - 特許庁 - A buffer device 11 is provided with a writing address register 13 holding the writing address pointer (WP) of a buffer memory 12, a reading address register 14 holding the reading address pointer (RP) of the buffer memory 12 and a writable end address register 17 holding the writable end address (DP) of the buffer memory 12.
バッファ装置１１は、バッファメモリ１２の書き込みアドレスポインタ（ＷＰ）を保持する書き込みアドレスレジスタ１３と、バッファメモリ１２の読み出しアドレスポインタ（ＲＰ）を保持する読み出しアドレスレジスタ１４と、バッファメモリ１２の書き込み可能エンドアドレス（ＤＰ）を保持する書き込み可能エンドアドレスレジスタ１７を備える。 - 特許庁 - When updating of a first buffer and a second buffer is not completed (S210:No, S235:No), speech data of end data of the first buffer and the second buffer are transmitted again (S215 and S240).
第一のバッファ又は第二のバッファの更新が完了していない場合（Ｓ２１０：Ｎｏ、Ｓ２３５：Ｎｏ）、正常な音声データの代替として、前回ＤＡＣに送信した音声データである、第一のバッファ又は第二のバッファの最後尾の音声データを再度送信する（Ｓ２１５、Ｓ２４０）。 - 特許庁 - When a signal of logic level 1 reaches an external terminal 91 with a delay time, since a threshold of an input buffer circuit 22 is lower than that of an input buffer circuit 3, the input buffer circuit 22 provides an output of logic level 1 earlier to fix the output buffer circuit 1 to be a state of logic level 1.
論理”１“の信号がディレータイムを有して外部端子９１に到達すると、入力バッファ回路２２は入力バッファ回路３よりもしきい値が低く設定されているため先に論理”１“を出力し、出力バッファ回路１を論理”１“の状態に固定する。 - 特許庁 - The power consumption reducing circuit comprises a clock circuit having a clock stop circuit in an LSI chip, i.e., a current gated buffer circuit, and a non-full swing circuit, i.e., a small amplitude buffer circuit 8, wherein the small amplitude buffer circuit 8 comprises a leak prevention buffer circuit 9 for preventing leak at the time of clock stop.
ＬＳＩチップにおけるクロック停止回路を備えたクロック回路である現用のゲーテッドバッファ回路と、フルスイングしない回路である小振幅バッファ回路８とを有し、当該小振幅バッファ回路８はクロック停止時のリークを止める回路であるリーク防止用バッファ回路９を有する。 - 特許庁 - Data stored in an input image buffer 171, an extraction bar code image buffer 172, an extraction featured value buffer 173, and a read-in buffer 174 of the memory 107 are supplied to a bar code region extraction part 151, a featured value extraction part 152, and HMM decode part 153 of a CPU part 105.
このメモリ１０７の入力画像バッファ１７１、抽出バーコード画像バッファ１７２、抽出特徴量バッファ１７３、読み込みバッファ１７４に記憶されるデータがＣＰＵ部１０５のバーコード領域抽出部１５１、特徴量抽出部１５２、ＨＭＭデコード部１５３に供給される。 - 特許庁 - The printer incorporates a receiving buffer 2, an image memory 3, an auxiliary image memory 4, a receiving buffer cache area 23, and the like, and when interruption printing is designated, print data stored in the receiving buffer 2 is cached in the receiving buffer cache area 23 and then interruption printing is executed.
プリンタ装置は内部に受信バッファ２、画像メモリ３、補助記憶画像メモリ４、受信バッファ待避エリア２３等を有し、割り込み印刷の指示がある場合、例えば受信バッファ２に格納した印刷データを受信バッファ待避エリア２３に待避させ、割り込み印刷処理を実行する。 - 特許庁 - A display device 1 includes a CG (Computer Graphics) generating circuit 101, a buffer control circuit 102, a writing position designation circuit 104, a buffer writing circuit 105, a frame buffer 106, a readout position designation circuit 109, a buffer reading circuit 110, a display unit 111, and an off-set information analysis circuit 112.
表示装置１は、ＣＧ発生回路１０１、バッファ制御回路１０２、書込位置指定回路１０４、バッファ書込回路１０５、フレームバッファ１０６、読出位置指定回路１０９、バッファ読出回路１１０、表示部１１１、オフセット情報解析回路１１２を備える。 - 特許庁 - A first buffer layer 32 composed of amorphous A1N is grown on the (100) face of an Si substrate 31 by a first buffer-layer growth process, and a second buffer layer 33 composed of A1N as a single crystal is grown on the layer 32 by a second buffer-layer growth process.
第１バッファ層成長工程によって、Ｓｉ基板３１の（１００）面上にアモルファスのＡｌＮからなる第１バッファ層３２を成長させた後、第２バッファ層成長工程で、第１バッファ層３２の上に単結晶のＡｌＮからなる第２バッファ層３３を成長させる。 - 特許庁 - There is provided an input circuit including: a buffer enable signal generation circuit which generates a buffer enable signal by which an enable section is determined responding to an external command; and a buffer circuit which buffers and outputs the external command and an external address signal responding to the buffer enable signal.
外部コマンドに応答してイネーブル区間が決定されるバッファイネーブル信号を生成するバッファイネーブル信号生成回路と、該バッファイネーブル信号に応答して外部コマンド及び外部アドレス信号をバッファリングして出力するバッファ回路と、を含む入力回路を提供する。 - 特許庁 - This printer 1 is provided with a reception buffer 51 in a ring format for receiving data; a buffer 52 for transfer for temporarily storing the data received by the reception buffer 51 in a packet format; a packet processing function 53 for performing data processing; and a reception buffer monitor 54.
データを受信するためのリング形式の受信バッファ５１と、受信バッファ５１で受信したデータをパケット形式で一時的に保存するための転送用バッファ５２と、データ処理を行うパケット処理機能５３と、受信バッファモニタ５４とを有するプリンタ１を提供する。 - 特許庁 - Also, the data trace part 200 is provided with a sampling execution part 210; a sampling buffer 220 whose inside is divided into a sampling buffer 1 and a sampling buffer 2; a sampling buffer switching part 250; an image control part 230; a sampling condition setting part 240; and an operation input control part 260.
また、データトレース部２００はサンプリング実行部２１０と、内部がサンプリングバッファ１およびサンプリングバッファ２に２分されているサンプリングバッファ２２０と、サンプリングバッファ切替部２５０と、画面制御部２３０と、サンプリング条件設定部２４０と、操作入力制御部２６０と、を有している。 - 特許庁 - A buffer controller 13 stores a second table indicating association between identifiers in a buffer 14 which are accessible by a stream processor 21 and the stream link numbers, determines a targeted buffer into which unit data input by the stream separator 11 is to be written based on the second table, and writes the unit data into the targeted buffer.
バッファ制御部１３は、ストリーム処理器２１からアクセス可能なバッファ１４の識別子と、ストリームリンク番号と、の対応を示す第２テーブルを保持し、ストリーム分離器１１から入力された単位データの書き込み先のバッファを、第２テーブルに基づいて決定して書き込む。 - 特許庁 - The present invention relates to a digital filter and processing method thereof with which the array of filter coefficients (tap coefficients) is expanded, reading of data from a ring buffer is started from the top (or end) of the ring buffer, and the data are read out continuously to the end (or top) of the ring buffer so as not to be beyond the boundary of the buffer.
フィルタ係数（タップ係数）の配列を拡張するとともに、リングバッファからのデータの読み出しは、リングバッファの先頭（または終端）から開始してリングバッファの終端（または先頭）までバッファの境界を越えないよう連続して読み出すデジタルフィルタおよびその処理方法。 - 特許庁 - A dummy unit output buffer and a dummy unit input buffer of a dummy delay circuit DDL included in a DLL circuit DLL are not imitated by a simple type delay circuit, they have circuit constitution which is substantially same as a regular data output buffer and a clock buffer CB and can trim a delay time.
ＤＬＬ回路ＤＬＬに含まれるダミー遅延回路ＤＤＬのダミー単位出力バッファ及びダミー単位入力バッファを、簡略型の遅延回路で模擬せず、正規のデータ出力バッファ及びクロックバッファＣＢと実質同一の回路構成とし、その遅延時間をトリミングできる構成とする。 - 特許庁 - The delay time in a buffer memory 001 is delayed just by a period which is obtained by subtracting the initial occupancy quantity of a virtual buffer from the maximum occupancy quantity of the virtual buffer and dividing the difference by a fixed rate by using a controller 002 so that the delay and the buffer memory capacity can be suppressed low.
バッファ・メモリ００１における遅延時間を、コントローラ００２により、仮想的バッファの最大占有量から仮想的バッファの初期占有量を減じ固定レートで除算した時間だけ遅延させることにより、遅延およびバッファ・メモリ容量を低く抑える。 - 特許庁 - The buffer member 58 includes a first main buffer part 143 abutting on the bottom 24 in proximity to the first fixing member 59; a second main buffer part 148 abutting on the top 56 in proximity to the second fixing member 60; and an auxiliary buffer part for damping the vibration of the rotating lamp 1.
緩衝部材５８は、第１の固定部材５９に近接し底面２４に当接する第１の主緩衝部１４３と、第２の固定部材６０に近接し天面５６に当接する第２の主緩衝部１４８と、回転灯１の振動を減衰させる副緩衝部とを含む。 - 特許庁 - A buffer control means executes processing for reading the data written in the buffer when it is judged that the communication system is at the state for performing communication and it is judged that the amount of the data written in the buffer is at the predetermined ratio or more to the capacity of the buffer.
バッファ制御手段が、通信する状態であることが判定され且つバッファに書き込まれているデータの量が当該バッファの容量に対して所定の割合以上であることが判定された場合に、バッファに書き込まれたデータを読み出す処理を実行する。 - 特許庁 - To allow a sound source unit to have a codec function without adding any buffer.
バッファを増設することなくコーデック機能を有させるようにする。 - 特許庁 - DEVICE, METHOD AND PROGRAM FOR EXAMINING COMMON GATEWAY INTERFACE BUFFER OVERFLOW VULNERABILITY
ＣＧＩバッファオーバフロー脆弱性検証装置と方法並びにプログラム - 特許庁 - To provide a buffer stand mounting structure of an elevator capable of properly keeping the size of a buffer clearance or a supporting position of a guide rail, by easily and finely adjusting the height position or the inclination of a buffer stand installed on a pit bottom.
ピット底に据え付けるバッファ台の高さ位置や傾きを容易に微調整して、バッファクリアランスの大きさやガイドレールの支持位置を適正に保つことができるエレベータのバッファ台装置を提供する。 - 特許庁 - Then, the buffer memory is rewritten from the sound group 27 wherein the error is generated.
そして、エラーが発生したサウンドグループ２７からバッファメモリを書き直す。 - 特許庁 - A buffer 3 is interposed between the electronic component 1 and the support 2.
電子部品１と支持部２の間に緩衝材３を介在させる。 - 特許庁 - The device is provided with a memory cell array, a Y-gating circuit and a page buffer 122.
メモリセルアレイ、Ｙ−ゲーティング回路、およびページバッファ１２２を備える。 - 特許庁 - To provide a method and apparatus for storing image data using an MCU buffer.
MCUバッファを用いて画像データを格納するための方法及び装置。 - 特許庁 - The re-encoding is performed while being controlled so that transition of a VBV buffer occupied value is started from a VBV buffer occupied value at a position (m) and finished up to a VBV buffer occupied value at a position (q).
この再符号化は、ＶＢＶバッファ占有値の推移が、ｍの位置でのＶＢＶバッファ占有値から開始されて、ｑの位置でのＶＢＶバッファ占有値までで終了するように制御されて実行される。 - 特許庁 - MANAGEMENT METHOD FOR SINGLE BUFFER MEMORY USED BY A PLURALITY OF DATA FLOWS
複数データ流で利用する単一バッファメモリに対する管理方式 - 特許庁 - Both buffer conveyors 10 and 11 are introduced into storage racks 1.
そして、両バッファコンベヤ１０，１１を格納庫１の内部に入り込ませる。 - 特許庁 - The re-coding is executed under the control that transition of a VBV buffer occupied value is started from the VBV buffer occupied value at a point (a) and completed up to the VBV buffer occupied value at a point (d).
この再符号化は、ＶＢＶバッファ占有値の推移が、ａの位置でのＶＢＶバッファ占有値から開始されて、ｄの位置でのＶＢＶバッファ占有値までで終了するように制御されて実行される。 - 特許庁 - Only non- transmissive color data are stored in a buffer RAM 2.
透過色データでない画像データのみバッファＲＡＭ２に格納させる。 - 特許庁 - To provide a check relief valve having a buffer mechanism which check relief valve has a simple structure.
構造簡単な緩衝機能付チェックリリーフ弁を提供する。 - 特許庁 - A decoding part 103 decodes the data read from the buffer memory 102.
デコード部１０３は、バッファメモリ１０２から読み出されたデータをデコードする。 - 特許庁 - Data is propagated through the buffer into the third settable memory element.
データはバッファを通して第３の設定可能メモリ素子に伝送される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
