「buffer」を含む例文一覧(23848)

<前へ 1 2 .... 56 57 58 59 60 61 62 63 64 .... 476 477 次へ>
  • BUFFER FOR HIGH SPEED MEMORY BASE, SYSTEM AND METHOD USING THE SAME
    高速メモリ・ベースのバッファならびにそれを使用するシステムおよび方法 - 特許庁
  • In the event the temporary buffer 208 becomes full, the DVR device 204 receives a full indication, and begins to overwrite the contents of the temporary buffer 208 starting from the beginning so that there is always a full buffer of data.
    一時バッファ208が一杯になった場合、DVR装置204は一杯であるという指示を受信し、バッファが常にデータで一杯であるように、先頭から開始して、一時バッファ208のコンテンツを上書きし始める。 - 特許庁
  • A line buffer for one line is provided and in a case where the absolute value of a difference between a data value corresponding to the pixel of interest in the line buffer and the data value of the pixel of interest is smaller than a threshold, the value of the pixel of interest is defined as the value of the line buffer.
    1ライン分のラインバッファを設け、ラインバッファ内の着目画素に対応するデータ値と着目画素のデータ値の差の絶対値が閾値より小さい場合には、着目画素の値をラインバッファの値とする。 - 特許庁
  • The recording data is stored in a recording buffer and recording is performed by a recording head.
    記録データは記録バッファに格納し、記録ヘッドで記録を行う。 - 特許庁
  • Sector data that is written by a host 2 is temporarily stored in a write buffer 7.
    ホスト2がライトするセクタデータは一時ライトバッファ7に格納される。 - 特許庁
  • To control a network band without providing a high-capacity buffer.
    大容量のバッファを備えることなく、ネットワークの帯域を制御する。 - 特許庁
  • A shock buffer stopper 81 is disposed in the tip of the bracket 82.
    このブラケット82の先端に、衝撃緩衝用ストッパ81を設ける。 - 特許庁
  • To provide a buffer material preventing an objective lens of an optical pickup device.
    光ピックアップ装置の対物レンズを保護する緩衝材を提供する。 - 特許庁
  • Then the switch SW3 is again closed to reset the input side of the buffer 6.
    そして、再び、スイッチSW3をONにしてバッファ6の入力側をリセットする。 - 特許庁
  • A buffer memory 105 temporarily stores input information data.
    バッファメモリ105は、入力された情報データを一時的に蓄積する。 - 特許庁
  • A code buffer write part 72 reads code data from the temporary buffer group 50 and writes, to a memory 20, code data corresponding to a plurality of data blocks from a write start position calculated by the code buffer write part 72 in parallel.
    符号バッファ書込部72はテンポラリバッファ群50から符号データを読み出し、符号バッファ書込部72で計算した書込開始位置から複数のデータブロックに対応する符号データを並列してメモリ20へ書き込む。 - 特許庁
  • To provide a technology capable of smoothly delivering PIX information to a receiver side facsimile machine even when FAX communication quality is enhanced by extending a buffer length and a buffer build up limit time of a jitter absorbing buffer.
    揺らぎ吸収バッファのバッファ長及びバッファ蓄積制限時間を長くすることにより、FAX通信品質を向上させた場合であっても、受信側のファクシミリ装置にスムーズにPIX情報を流せるようにする。 - 特許庁
  • The de-jitter buffer is recalculated at the beginning of each sound part.
    一例において、デジッタバッファは、各有音部の開始時に再計算される。 - 特許庁
  • The track buffer 21 has first and second storage areas 21a, 21b.
    トラックバッファ21は、第1、第2の記憶領域21a、21bを有する。 - 特許庁
  • CLIENT/SERVER SYSTEM AND MESSAGE BUFFER SECURING METHOD IN CLIENT SYSTEM
    クライアントサ−バシステム及びクライアントシステムにおける電文バッファ確保方法 - 特許庁
  • Or the network controller 509 has a time information buffer 641.
    あるいはネットワークコントローラ509に時刻情報バッファ641を有する。 - 特許庁
  • Data of other blocks are transferred to the buffer memory 4 and when the amount of the data in the buffer memory 4 reaches a prescribed amount, the data are transferred in the transfer order from the buffer memory 4 to the image output device 3.
    そして、他のブロックのデータをバッファメモリ4に転送し、バッファメモリ4のデータ量が規定量に達したときに、バッファメモリ4から転送順序にしたがってデータを画像出力装置3に転送する。 - 特許庁
  • When a nonsequential access pattern is detected, on the other hand, the number of segments of the buffer 106 is increased and the buffer memory constitution is altered so that the data reuse efficiency in the buffer becomes large, thereby increasing the processing efficiency of data.
    一方、非順次アクセスパターンを検出すると、バッファのセグメント数を増やし、バッファ内のデータ再利用効率が高くなるようにバッファメモリ構成を変更することにより、データの処理効率を上げることが可能となる。 - 特許庁
  • The distortion correction is performed in parallel with data storage of the buffer 4.
    ディストーション補正は、バッファ4のデータ蓄積と並行して行われる。 - 特許庁
  • BUFFER CIRCUIT FOR USB FUNCTION AND STATIC CURRENT CONSUMPTION MEASURING METHOD
    USBファンクション用バッファ回路および静消費電流測定方法 - 特許庁
  • The operand buffer has the entries of the same number as that of the generation queues.
    オペランド・バッファは、発生待ち行列と同じ数のエントリを有する。 - 特許庁
  • A delay buffer 40 stores the signal A3 after timing regulation temporarily.
    遅延バッファ40は、タイミング調整後信号A3を一時蓄積する。 - 特許庁
  • A receiving buffer management circuit 103 stores received packet data in a receiving buffer 104 and informs a first level representing the residual capacity of the receiving buffer 104 stepwise to a receiving load operating circuit 106.
    受信バッファ管理回路103は、受信パケットデータを受信バッファ104へ格納し、受信バッファ104の残容量を段階的に表した第1のレベル値を受信負荷演算回路106に通知する。 - 特許庁
  • Inversely, the data packet whose transmission is successful is erased from the buffer 3.
    逆に、送信が成功したデータパケットは、バッファ3から消去される。 - 特許庁
  • A memory controller 20 loads the initial BIOS loader to a buffer 25 when started.
    起動時にメモリコントローラ20がイニシャルバイオスローダをバッファ25にロードする。 - 特許庁
  • The buffer region 12 is constituted by comprising arsenic as donor impurities.
    バッファ領域12は、ヒ素をドナー不純物として含んで構成される。 - 特許庁
  • The sheet processing device is provided with a buffer unit 140 for buffering the sheets stacked on the processing tray 129; and a sheet processing device control part for performing buffer action to the buffer unit during operation of a stapler unit 132.
    シート処理装置は、処理トレイ129のに積載するシートをバッファするバッファユニット140と、ステイプラユニット132の作動中にバッファユニットにバッファ動作をさせるシート処理装置制御部と、を備えている。 - 特許庁
  • SHOE SOLE WITH REINFORCING STRUCTURE AND SHOE SOLE WITH BUFFER STRUCTURE
    強化構造を備えた靴底および緩衝構造を備えた靴底 - 特許庁
  • The bus bridge 3 and the write buffer operate at a first clock, the register operates at a second clock which is asynchronous with the first clock, and the write buffer and the register are synchronized, thereby transferring the data to the register from the write buffer.
    バスブリッジ3およびライトバッファは第1のクロックで動作し、レジスタは第1のクロックとは非同期の第2のクロックで動作し、ライトバッファとレジスタとを同期化することでライトバッファからレジスタへデータを転送する。 - 特許庁
  • Alternatively, the buffering part is replaced with a buffer transfer part for transferring the discriminated result generated in the syndrome operation part to the buffer memory and a buffering part for reading the discriminated result from the buffer memory and buffering it.
    若しくは、前述のバッファリング部を、シンドローム演算部で生成された判別結果をバッファメモリへと転送するバッファ転送部と、バッファメモリから当該判別結果を読み出してバッファリングするバッファリング部に置き換える。 - 特許庁
  • The data rewrite part causes the first buffer memory to store received teletext data (S2), causes the second buffer memory to store the teletext data received next (S4), and causes the third buffer memory to store the teletext data received next (S6).
    データ書換え部は、受信したテレテキストデータを第1バッファメモリに記憶させ(S2)、次に受信したテレテキストデータを第2バッファメモリに記憶させ(S4)、次に受信したテレテキストデータを第3バッファメモリに記憶させる(S6)。 - 特許庁
  • Two clock signals generated by a tester are formed in an input/ output buffer arrangement area 3 through input/output pads 5b, 5c, and sent to a function buffer 7b having an input/output buffer and a clock synthesizing circuit.
    テスタから発生する2つのクロック信号は、入出力パッド5b、5cを介して、入出力バッファ配置エリア3に形成され、入出力バッファとクロック合成回路を有する機能バッファ7bに送られる。 - 特許庁
  • The multiplexing part 423 makes a simulation of an occupied amount of a buffer to be required by a video TS upon TS decoding and the buffer controls to multiplex the video ES based on the simulation results so that the buffer does not overflow.
    多重化部423は、TS復号時にビデオTSが要するバッファの占有量のシミュレーションを行い、そのシミュレーション結果に基づきバッファがオーバフローしないようビデオESの多重化を制御する。 - 特許庁
  • An electron transit layer composed of GaN is formed on the buffer layer.
    バッファ層の上に、GaNからなる電子走行層が形成されている。 - 特許庁
  • UNDERLAYER BUFFER MATERIAL FOR COATING WATERPROOFING CONSTRUCTION, AND COATING WATERPROOFING CONSTRUCTION METHOD
    塗膜防水施工用下張り緩衝材及び塗膜防水施工法 - 特許庁
  • The group 13 includes a buffer member 134 and a reinforcement plate 135.
    探針群13は緩衝部材134や補強板135を含む。 - 特許庁
  • In that case, the extraction of the packet from another FIFO buffer is waited for.
    その際、他のFIFOバッファからのパケットの取り出しは、待たされる。 - 特許庁
  • The silicon buffer film reduces the effect of impurities on a substrate surface.
    このシリコンバッファ膜は基板表面の不純物の影響を低減する。 - 特許庁
  • The interface circuit 7 consists of a buffer, an electrostatic protection circuit, and the like.
    このインタフェース回路7は、バッファ、および静電保護回路などからなる。 - 特許庁
  • A SDRAM comprises a clock buffer 21 receiving a clock signal CLK, an input buffer 31 inputting a mask control signal DQM and an input buffer 33 inputting input data DQ to be written in a DRAM core.
    SDRAMは、クロック信号CLKを受けるクロックバッファ21と、マスク制御信号DQMを入力する入力バッファ31と、DRAMコアへ書き込む入力データDQを入力する入力バッファ33とを含む。 - 特許庁
  • A differential buffer receives differential signals applied to differential input pins.
    差動バッファが、差動入力ピンに印加された差動信号を受け取る。 - 特許庁
  • The substrate processing system includes a plurality of process facilities and a buffer station.
    基板処理システムは、複数の工程設備とバッファーステーションとを有する。 - 特許庁
  • BUFFER FORMING MECHANISM FOR WIRE, WIRE FEEDING DEVICE AND WELDING/THERMAL SPRAYING ROBOT
    ワイヤのバッファ形成機構、ワイヤ供給装置、および溶接/溶射ロボット - 特許庁
  • BUFFER STRUCTURE FOR LASER MARKER AND LASER MARKER EQUIPPED THEREWITH
    レーザー墨出し器の緩衝構造およびこれを備えたレーザー墨出し器 - 特許庁
  • The buffer is configured to read a pixel line of video data from a memory.
    バッファは、メモリからビデオデータのピクセル線を読み込むように構成される。 - 特許庁
  • An output buffer 106 stores a coefficient string containing a zero coefficient.
    出力側バッファ106はゼロ係数を含む係数列を格納する。 - 特許庁
  • URETHANE RING BUFFER REPLACING METHOD FOR PASSENGER CONVEYOR TERMINAL GEAR AND REPLACING DEVICE
    乗客コンベアターミナルギヤのウレタンリングバッファ交換方法及び交換装置 - 特許庁
  • The selector 4c informs the buffer control circuit 3 about the result of selection.
    選択結果は、セレクタ4cにより、バッファ制御回路3に通知される。 - 特許庁
  • METHOD FOR LAYING LOOP COIL, BUFFER MEMBER, LOOP COIL TYPE VEHICLE SENSING SYSTEM
    ループコイルの敷設方法、緩衝部材、ループコイル式車両感知システム - 特許庁
  • The sample is separated in the separation column 8 and enters a buffer solution mixer 7.
    試料は、分離カラム8で分離され、緩衝液混合器7に入る。 - 特許庁
<前へ 1 2 .... 56 57 58 59 60 61 62 63 64 .... 476 477 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.