「chip- mounting」を含む例文一覧(3670)
＜前へ 1 2 .... 64 65 66 67 68 69 70 71 72 73 74 次へ＞- To provide a semiconductor device built-in substrate module and a mounting structure of the same, and a method of manufacturing the semiconductor device built-in substrate module capable of reducing a plane size of the substrate module and achieving good circuit characteristics even when providing a configuration conducting between wiring layers or electrodes provided on an upper surface side and a lower surface side of a semiconductor chip, in a substrate module incorporating the semiconductor chip.
半導体チップを内蔵した基板モジュールにおいて、当該半導体チップの上面側と下面側に設けられた配線層や電極を導通する構成を設けた場合であっても、基板モジュールの平面サイズを小型化することができるとともに、良好な回路特性を実現することができる半導体装置内蔵基板モジュール及びその実装構造並びにその製造方法を提供する。 - 特許庁 - To provide an SAW device for which void generation and resin intrusion to an airtight space are prevented at the time of laminating resin in the SAW device in which the airtight space is formed below an IDT by coating the outer surface of an SAW chip mounted on a mounting substrate base material with a heated and softened resin sheet and filling the resin in a skirt part of the SAW chip, and provide its manufacturing method.
実装基板母材に実装したＳＡＷチップの外面を、加熱軟化させた樹脂シートにより被覆すると共に、ＳＡＷチップの裾部に樹脂を充填させることにより、ＩＤＴの下方に気密空間を形成したＳＡＷデバイスにおいて、樹脂をラミネートする際にボイド発生や気密空間への樹脂浸入を防いだＳＡＷデバイス及びその製造方法を提供することを目的とする。 - 特許庁 - To provide an encapsulating resin composition for preapplication which has a good wetting property toward the boundary of a semiconductor chip or a circuit substrate plate, has less repellance, and also is excellent in workability and reliability on mounting the semiconductor chip on the circuit substrate plate, and also a semiconductor device excellent in reliability by applying the encapsulating resin composition for the preapplication.
本発明の課題は、半導体チップを回路基板に実装する場合に、半導体チップや回路基板の界面に対する濡れ性が良く、はじきが少なく、また、作業性および信頼性に優れたプリアプライド用封止樹脂組成物を提供すること、また、別の課題は、本発明のプリアプライド用封止樹脂組成物を適用することにより、信頼性に優れた半導体装置を提供することにある。 - 特許庁 - A manufacturing method includes the steps of: mounting the device chip 10 on a package body 21 provided with an electrode pad 23; electrically connecting the device chip 10 and electrode pad 23 by a wiring component 26; vapor-depositing parylene 30 in a recess 20a' of the package body 21; and bonding a cover 22 for closing the recess 20a' to the package body 21.
本発明の製造方法は、電極パッド２３が設けられているパッケージ本体２１に対してデバイスチップ１０を搭載する工程と、デバイスチップ１０および電極パッド２３を配線部品２６によって電気的に接続する工程と、パッケージ本体２１の凹部２０ａ’内にパリレン３０を蒸着させる工程と、凹部２０ａ’を閉じるための蓋体２２およびパッケージ本体２１を接合する工程とを含む。 - 特許庁 - There is provided the surface mounting semiconductor device in which a semiconductor chip 1 is mounted on a tab 2 of a lead frame and is sealed with a resin after a wire 4 is bonded between the leads 3 arranged in a periphery of the chip.
リードフレームのタブ２に半導体チップ１をマウントし、その周囲に配列したリード３との間にワイヤ４をボンディングした上で樹脂封止した表面実装型半導体装置で、アウタリード部３ａの底面をパッケージの実装面側に露出させ、かつリード先端を樹脂封止部５の外郭に沿ってカットしたものにおいて、パッケージ周側面に露出する前記リードの先端を傾斜角度θ（９０°＞θ＞３０°）に斜めカットする。 - 特許庁 - The semiconductor device with a semiconductor chip 101 and a plurality of external connection terminals drawn from the semiconductor chip 101 to the periphery sealed by a packaging member 102 comprises a first external connection terminal 108 for electrically connecting the printed-circuit board 105 for mounting the semiconductor device, and a second external connection terminal 111 for electrically connecting the semiconductor device and a second semiconductor device 104.
半導体チップ101と、前記半導体チップ101から周辺に取り出された複数の外部接続端子とが、パッケージング部材102により封止された半導体装置であって、該半導体装置を実装するプリント基板105などとを電気的に接続するための第１の外部接続端子108と、前記半導体装置と第２の半導体装置104とを電気的に接続するための第２の外部接続端子111とを備えている。 - 特許庁 - To downsize a dimension corresponding to the area of a crystal oscillation chip package without the need for further use of a printed-circuit board on which a part for a temperature compensated circuit is mounted, by allocating a space under a board of the crystal oscillation chip package which has not been utilized in the prior art temperature compensated type crystal oscillator to a part-mounting region.
本発明の温度補償型水晶発振器によれば、従来の温度補償型水晶発振器において活用されなかった水晶振動片パッケージの基板下面の空間を部品実装領域に充てることにより、温度補償回路用部品を実装すべくさらなる印刷回路基板を用いることなく、しかも水晶振動片パッケージの面積に対応する寸法に小型化を図ることにある。 - 特許庁 - The control means controls the pump 7 so as to operate the same to suck the liquid when the base end opening part 302 of the nozzle chip 300 is fitted to the leading end part 323 of the chip mounting part 32.
流体を吸入・吐出するポンプ７と、ポンプ７の作動により流体が流入・流出する先端開口３２２を有し、ノズルチップ３００が嵌合により着脱自在に装着されるチップ装着部３２と、ポンプ７の作動を制御する制御手段とを備え、この制御手段は、チップ装着部３２の先端部３２３にノズルチップ３００の基端開口部３０２を嵌合する際、ポンプ７を作動して、吸引するよう制御する。 - 特許庁 - The CDR circuit has one chip mounting a phase frequency comparator circuit, a charge pump circuit, a loop filter and a voltage controlled oscillator circuit, and a charge pump circuit potential generator circuit mounted on one chip generating a reference potential for setting the output current of the charge pump circuit, so as to compensate the temperature and source voltage variations of the output current of the charge pump circuit.
、位相周波数比較回路と、チャージポンプ回路と、ループフィルタと、電圧制御発振回路とを搭載している１つのチップと、チャージポンプ回路の出力電流量を設定するレファレンス電位であって、チャージポンプ回路の出力電流の温度・電源電圧変動を補償するレファレンス電位を発生し、１つのチップに搭載されているチャージポンプ回路用電位発生回路とを有するＣＤＲ回路である。 - 特許庁 - The production method includes stages of: supplying an IC-chip mounted sheet 10; forming interposers 2 from the conveyed IC-chip mounted sheet one after another; holding and conveying the formed interposers by a holding part 42 of a conveying member 41 rotating at a fixed rotation speed; supplying a body to be mounted 20; and mounting the interposers on the conveyed mounted body one after another.
製造方法は、ＩＣチップ実装済シート１０を供給する工程と、搬送されるＩＣチップ実装済シートからインターポーザー２を順次形成する工程と、形成されたインターポーザーを、一定の回転速度で回転する搬送部材４１の保持部４２に保持させて搬送する工程と、被搭載体２０を供給する工程と、搬送される被搭載体上にインターポーザーを順次実装する工程とを備えている。 - 特許庁 - Between two wirings 6 in the area for mounting the chip 8 of the substrate, at least one through hole 3 for radiating steam stress with heat adhesion is formed, and both-side adhesive film 7 where adhesive layers are formed on both of the side with porous film with core material consisting of heat-resistant resin is mounted and formed in accordance with a position where the chip 8 is mounted.
絶縁性支持基板１の半導体チップ８を搭載する領域内には２つの配線６の間に、少なくとも１個の熱接着に伴う蒸気応力を放散させるための貫通穴３が設けられており、その半導体チップ８が搭載される位置に対応してコア材が耐熱性樹脂からなる多孔質フィルムで両面に接着剤層が形成された両面接着フィルム７が載置形成されている。 - 特許庁 - The method for manufacturing the substrate for mounting the chip comprises the steps of providing an etching resist 3 for covering the copper wiring 2 formed on the surface of the substrate 1; removing the etching resist 3, until the surface of the copper wiring 2 is exposed; etching the copper wiring 2 partway; and exfoliating the etching resist 3.
基板１表面に形成した銅配線２を覆うエッチングレジスト３を設ける工程と、前記銅配線２表面が露出するまで前記エッチングレジスト３を除去する工程と、前記銅配線２を途中までエッチングする工程と、前記エッチングレジスト３をはく離する工程とを有する。 - 特許庁 - This chip antenna element comprises an insulating base body 12 made of a dielectric, a radiation electrode 14 made of a microstrip conductor, a terminal 16 for feeding and a fixed terminal 18 formed on a mounting surface, and a feed electrode 20 for connecting the feeding terminal and the radiation electrode.
誘電体からなる絶縁基体１２と、マイクロストリップ導体からなる放射電極１４と、実装面に形成した給電用端子１６及び固定用端子１８と、給電用端子と放射電極とを接続する給電電極２０を具備するチップアンテナ素子である。 - 特許庁 - To provide a multilayer circuit board (motherboard or semiconductor chip mounting board) capable of ensuring high bonding strength between an interlayer insulating layer and wiring without forming an unevenness having a thickness of almost exceeding 1 μm and efficiently transmitting a high-speed electric signal, and to provide a method of manufacturing a semiconductor package or the like.
配線の表面に１μｍを超す程度の凹凸を形成することなく層間絶縁層と配線の接着強度が確保でき、高速電気信号を効率よく伝送可能な多層回路基板（マザーボード、半導体チップ搭載基板）と半導体パッケージ等の製造方法を提供する。 - 特許庁 - The resin contains epoxy resin, acid anhydride based hardening agent for hardening the epoxy resin, a flux agent for removing the oxidized film of the solder bumps and solder balls, etc., of the semiconductor chip and the mounting board and inorganic granular filler having an average diameter of ≥10 μm and ≤20 μm.
本樹脂は、エポキシ樹脂と、エポキシ樹脂を硬化させる酸無水物系硬化剤と、半導体チップ及び実装基板のはんだバンプ、はんだボール等の酸化皮膜を除去するフラックス剤と、１０μｍ以上２０μｍ以下の平均径を有する無機質系粒状フィラーとを含有する。 - 特許庁 - To provide a surface-mounted electronic component having a mount surface to be mounted on a printed circuit board, the electronic component being characterized in that sufficient insulation can be secured between external electrodes and high mounting strength is obtained even when the chip size is made small.
本発明は、プリント回路基板上に実装される実装面を備えた表面実装型の電子部品に関し、チップサイズを小さくしても外部電極同士の絶縁性を十分に確保でき、高い実装強度を有する電子部品を提供することを目的とする。 - 特許庁 - A liquid crystal display panel and a driving circuit board 1 are electrically connected together through a tape carrier package on which a liquid crystal driving LSI chip is mounted, and plural tape carrier package mounting lands 6 are formed on the same driving circuit board 1 and have ≥2 kinds of land pitch.
液晶駆動用ＬＳＩチップを搭載したテープキャリアパッケージを介して、液晶表示パネルと駆動用回路基板とが電気的に接続され、同一の駆動用回路基板１上にテープキャリアパッケージ実装用ランド６が複数組形成され、このランドのランドピッチが２種類以上である。 - 特許庁 - To manufacture an electronic component having proper electrically connecting state by an eutectic bonding by avoiding the temperature rise of a connecting part at a heating tool separating time or during heat press bonding, after the heat press bonding is ended in the case of connecting and mounting an IC chip to and on a carrier tape (tape) by heat press bonding.
ＩＣチップのキャリアテープ（テープ）への熱圧着による接続搭載に際し、熱圧着終了後の加熱ツール離脱時や、熱圧着中の接続部の温度上昇を回避し、共晶結合による電気的に接続状態の良好な電子部品を製造する。 - 特許庁 - The method for manufacturing the semiconductor device comprises the steps of mounting a solder ball 1 made of a tin-lead alloy containing a tin about 5 wt.% and a lead of about 95 wt.% at a central part 2 and the alloy containing tin 100 wt.% at a surface 3 on an electrode 6 provided on the semiconductor chip 5, and thereafter heating the ball 1 to 230 to 300°C.
半導体チップ５に設けられた電極６上に、中心部２がスズ約５重量％および鉛約９５重量％の合金からなり、表面３がスズ１００重量％からなる半田ボール１を載置し、その後、これを２３０℃〜３００℃に熱する。 - 特許庁 - To obtain a mounting body having a recess in the side face of the insulating substrate of an electronic chip component and a terminal electrode on the circumferential surface of the recess soldered to a land on the surface of a circuit board in which excess use of solder is retained without lowering connection strength extremely.
チップ状電子部品の絶縁基板側面に凹部を有し、且つ当該凹部周面に端子電極を有し、当該端子電極と回路板面のランドとがはんだで接続されてなる実装体において、極端に接続強度を低下させることなく、はんだの過剰な使用を抑制する。 - 特許庁 - Under a condition where a silicon wafer 1 stuck on the adhesive tape 16 is half-cut, air is supplied through the air path 17 to between the adhesive tape 16 and the wafer-mounting surface 13a with the use of a compressor 21, to inflate the adhesive tape 16, so that the silicon wafer 1 is cut/separated into each chip.
コンプレッサ２１により、粘着テープ１６に貼付したシリコンウエハ１をハーフカットした状態から空気通路１７を通して粘着テープ１６とウエハ載置面１３ａとの間に空気を供給して粘着テープ１６を膨らませて、シリコンウエハ１から各チップ５に切断分離する。 - 特許庁 - A semiconductor device is constituted in a structure, such that one surface of a substrate 10 for mounting a semiconductor material of a constitution, where a land 3 and copper wirings 14 are formed on the surface of a glass epoxy substrate 11 and a solder resist 15 is formed on the land 13 and the wirigns 14, is roughened and a semiconductor chip 20 is mounted on the other surface of the substrate 10.
ガラスエポキシ基板１１の表面にランド１３と銅配線１４とを有し、ランド１３及び銅配線１４上にソルダーレジスト１５が形成されている半導体搭載用基板１０の一面を粗化し、他面に半導体チップ２０を搭載する。 - 特許庁 - In the BGA type semiconductor device, since the mark member 10 of part numbers or the like is buried in the upper face of a sealing resin 6 sealing the upper face of a wiring board 3 mounting a semiconductor chip 4, a clear mark with high visual recognition is formed.
ＢＧＡ型の半導体装置において、半導体チップ４が搭載された配線基板３の上面を封止した封止樹脂６の上面には品番等のマーク部材１０がその上面内に埋め込まれているので、視覚認識性の高い明瞭なマークが形成されている。 - 特許庁 - To provide a semiconductor device having a mounting structure which ensures excellent adhesion between an electrode or a semiconductor chip and a circuit board and underfill agent and also ensures excellent connection reliability while reducing generation of voids in the underfill agent, and to provide its production process.
本発明は、アンダーフィル剤中のボイドの発生が少なく、電極や半導体チップおよび回路基板とアンダーフィル剤との密着力に優れ、さらに接続信頼性にも優れた実装構造を有する半導体装置及びその製造方法を提供すること課題とする。 - 特許庁 - To provide technique for achieving size reduction by constituting an MEMS structure such that pressure and a vibration signal from an outside space can be directly received, and mounting facedown a semiconductor chip where the MEMS structure and an integrated circuit are formed on a module substrate with bump electrodes.
ＭＥＭＳ構造体に対して外部空間からの圧力や振動信号を直接受信できるように構成し、かつ、ＭＥＭＳ構造体と集積回路とを形成した半導体チップをバンプ電極でモジュール基板にフェイスダウン実装することにより、小型化を実現できる技術を提供する。 - 特許庁 - To provide a method for forming a metallic layer such as copper which has excellent flexibility compatible with COF (chip-on-film) mounting as a metallized polyimide film when the metallic layer is formed on a long-sized conductive substrate such as a polyimide film with metallic thin film layer.
金属薄膜層付ポリイミドフィルム等の長尺導電性基板に電気めっき法により金属層を形成する際に、金属化ポリイミドフィルムとしてＣＯＦでの実装に対応可能な優れた柔軟性を有する銅等の金属層を形成する方法を提供する。 - 特許庁 - The semiconductor device has a structure in which at least two semiconductor chips 7, 9 are laminated on a semiconductor chip-mounting surface of a wiring board 5, and the semiconductor chips 7, 9 are bonded each other using a film form bonding material 1 having a thickness of 150 μm and more.
配線基板５上の半導体チップ搭載面上に少なくとも二つの半導体チップ７、９を積層した構造で、総厚みが１５０μｍ以上であるフィルム状の接着部材１を用いて半導体チップ７、９同士を接着した構造を有してなる半導体装置を提供する。 - 特許庁 - A semiconductor device has a structure wherein a semiconductor chip 7 is mounted via an adhesive 6 on a tape 4 which provides for bumping substrates having a plurality of solder balls 2 for mounting a substrate, and grooves 1 are provided in the surface on which the solder balls 2 of the tape 4 are formed.
基板実装用の複数のはんだボール２を有するバンプ用基板であるテープ４上に半導体チップ７を接着剤６を介して搭載した構造を有する半導体装置であって、テープ４のはんだボール２を形成した表面から溝１を設けたことを特徴とする。 - 特許庁 - An electrode pattern 15 of the chip mounting face 10A and an electrode pattern 18 of rear face 10B are electrically connected via a through hole 17, and in the electrode patterns 15, 18 of each faces 10A, 10B and on the inner face of the through hole 17, coating by electrolytic gold plating is formed.
また、チップ実装面１０Ａの電極パターン１５と裏面１０Ｂの電極パターン１８とは、スルーホール１７を介して電気的に接続され、各面１０Ａ，１０Ｂの電極パターン１５，１８およびスルーホール１７の内面に、電解金メッキによる被膜が形成されている。 - 特許庁 - This all solid battery built-in semiconductor device is formed by mounting a semiconductor chip f and the all solid battery h on a board a, and the all solid battery h is formed in a region where a bump b is not formed on the back of the board a where the bump b is to be formed.
基板ａに半導体チップｆおよび全固体電池ｈを搭載した全固体電池内蔵型半導体装置であって、基板ａのバンプｂが形成される基板裏面におけるバンプｂが形成されない領域に全固体電池ｈが形成されている。 - 特許庁 - At the surface portion of a circuit board surface mounting the small component 2 out of a large component 1 and the small component 2 arranged contiguously, land patterns 8A and 8B for bonding the small component are formed in correspondence with the opposite ends 2A and 2B of the chip component 2.
隣接配置している大きい方の部品１と小さい方の部品２とのうちの小さい方の部品２が表面実装される回路基板面部分には、チップ部品２の両端部２Ａ，２Ｂ側にそれぞれ対応させて、小型部品接合用のランドパターン８Ａ，８Ｂを形成する。 - 特許庁 - To suppress chip shifts at mounting a semiconductor element on the upper side and at curing for adhesive agent while acquiring a laminate structure having narrow element spacing, in the laminate structure which protrudes projected a part of a semiconductor element in the upper side outward from the periphery of a semiconductor element in the lower side.
上段側半導体素子の一部が下段側半導体素子の外周より外側に突出する積層構造において、素子間隔が狭い積層構造を実現しつつ、上段側半導体素子の載置時や接着剤の硬化処理時におけるチップシフトを抑制する。 - 特許庁 - To obtain a semiconductor device is constituted by mounting a semiconductor chip, through solder resist, on the surface of an interposer substrate partially coated with the solder resist at the wiring section wherein concentration of stress on the solder resist is reduced by altering the arrangement of the solder resist and the wiring section.
配線部の表面の一部がソルダーレジストにて被覆されたインターポーザ基板の表面にソルダーレジストを介して半導体チップを搭載してなる半導体装置において、ソルダーレジストや配線部の構成を変更することなく、ソルダーレジストへ加わる応力の集中を低減する。 - 特許庁 - As a solder ball and a solder paste are attached on each tip of bonding wires 18 and solder parts 22 are formed by reflow, even if stresses are caused due to the difference of thermal expansion between the chip and the mounting board, it is possible to absorb the stresses and ensure electrical connection with improvement of reliability.
そしてこのボンディングワイヤ１８の先端に半田ボールや半田ペーストを取り付け、リフローにより半田部２２を形成すれば、実装用基板２４との熱膨張の差によるストレスが生じても、このストレスを吸収し電気的導通を確実にし、信頼性を向上させることが可能になる。 - 特許庁 - In the semiconductor integrated circuit device shown on fig. 1, opposing electrodes 3 and 4 are provided at a part of a ceramic package 2 and subjected to polarization by applying a high voltage between the electrodes after sintering a ceramic substrate 2 before mounting a silicon chip LSi 1 thus forming a piezoelectric ceramic oscillator.
図１の半導体集積回路デバイスにおいてセラミックスパッケージ２の一部に対向電極３、４を設け、セラミックス基板２焼結後、シリコンチップＬＳｉ1搭載前に、電極間に高電圧を加えて分極処理、圧電体セラミックス化してセラミックス振動子を形成しする。 - 特許庁 - To provide a semiconductor adhesion film which enables thermocompression to the electrode side of a semiconductor wafer with a bump electrode, enables direct junction to an electrode by flip chip connection after dicing for separation to a discrete semiconductor element, and can obtain high mounting reliability by fixing a substrate firmly.
バンプ電極付の半導体ウエハの電極側に熱圧着でき、ダイシングにより個片の半導体素子に切断分離した後、フリップチップ接続により電極を直接接合し、かつ基板を強固に固定し高い実装信頼性を得ることのできる半導体用接着フィルムを提供すること。 - 特許庁 - To provide a non-contact IC label for stably mounting an IC chip on a thermally shrinkable base material, and deteriorating communication function of an IC tag while deforming a label base material when a seal label is peeled from an adhered body by using heat.
熱収縮性を有する基材に安定してＩＣチップを実装することが可能であり、かつ、熱を用いて封印ラベルを被貼付体から剥がそうとする行為により、ラベル基材自体が変形すると同時に、ＩＣタグの通信機能を低下させることができる非接触ＩＣラベルを提供すること。 - 特許庁 - To provide a semiconductor integrated circuit device preventing a risk of omission of review of an indefinite signal propagation prevention circuit or the like by organizing the system of a control signal, facilitating review toward mounting on an automation tool, and facilitating power shutdown control in a chip.
制御信号の系統を整理して、不定信号伝播防止回路等の検討漏れの危険性を回避し、さらに、自動化ツールへの搭載へ向けた検討を容易にし、また、チップ内部での電源遮断制御を容易化することができる半導体集積回路装置を提供する。 - 特許庁 - The wiring board 1 for mounting the semiconductor chip includes an anodically-oxidized layer 12 where a plurality of through-holes 11 extending in parallel with each other in the thickness direction are formed and linear conductor parts 14, 15, 16 provided so as to fill a conductor in the plurality of through-holes 11.
半導体チップが実装される配線基板１であって、厚さ方向に互いに並行して延在する複数の貫通孔１１が形成された陽極酸化層１２と、複数の貫通孔１１のうち導体で充たすように設けられた線状導体部１４、１５、１６とを備えている。 - 特許庁 - Using this resin paste, a semiconductor device is produced by a method including (1) applying a predetermined quantity of the resin paste to a substrate, (2) drying the resin paste to bring the resin to B-stage, (3) mounting a semiconductor chip on the B-stage resin, and (4) post-curing of the resin.
前記樹脂ペーストを用い、（１）基板上に所定量の樹脂ペーストを塗布し、（２）樹脂ペーストを乾燥して樹脂をＢステージ化し、（３）Ｂステージ化した樹脂に半導体チップを搭載し、（４）樹脂を後硬化することを含む方法により半導体装置を製造する。 - 特許庁 - Otherwise, a slope is formed on a surface to be bonded to the flexible substrate 8, of the solid-state imaging element chip 2, so that the lead bend angle determining the mounting angle of the flexible substrate 8 is controlled to a fixed angle and the standard size of small-sized endoscope is precisely satisfied.
また、あらかじめ、固体撮像素子チップ２のフレキシブル基板８との接合面に斜面を形成することにより、フレキシブル基板８の実装角度を決定するリード折り曲げ角度を一定角度に制御することができ、小型内視鏡の規格サイズを精度よく満たすことができる。 - 特許庁 - To provide a chip-type electric double layer capacitor capable of miniaturizing, weight saving, surface mounting by improving an upper-plate structure, and effectively preventing the problem of leakage of electrolyte, and further, improving a coupling structure of an external terminal and a lower case.
小型化及び軽量化が可能で、上板構造物を改善して、表面実装が可能で、電解液の液出問題を効果的に防止するチップ型電気二重層キャパシタ、及び、さらに、外部端子と下部ケースの結合構造を改善したチップ型電気二重層キャパシタの提供。 - 特許庁 - In the surface acoustic wave element 12, segregation of Cu, etc., occurs in the thin film electrode 18, and inventors newly finds out that such segregation is effective to prevent a crack occurring in the piezoelectric substrate 28 at the time of ultrasonic joining of flip chip mounting in an experiment.
この表面弾性波素子１２においては、薄膜電極１８にＣｕ等の偏析が生じており、このような偏析は、フリップチップ実装の超音波接合の際に圧電性基板２８に亀裂が入る事態を抑止することに有効であることが、発明者らの実験により新たに見出された。 - 特許庁 - To provide a laminated chip component which can prevent oxidization of an external electrode in an environment of high temperature and moisture even if Pb-free mounting using conductive adhesives is applied, as well as micro cracks producing between the conductive adhesives and external electrode, and is high in reliability and low in cost.
導電性接着剤によるＰｂフリー実装を適用しても、高温多湿の環境下における外部電極の酸化を防げ、導電性接着剤と外部電極との間における微細なマイクロクラックの発生も防げて信頼性の高い低コストな積層チップ部品を構成する。 - 特許庁 - To provide a non-chromic negative-type photosensitive resin composition which is suitably used, e.g. for preparing a photomask for etching a metal substrate in the production of a shadow mask for a CRT, a lead frame for IC chip mounting, etc., and gives a film excellent in water resistance, etching resistance, adhesiveness, etc.
ＣＲＴ用シャドウマスク、ＩＣチップ搭載用リードフレーム等の製造における金属基板エッチング用ホトマスクの形成等に好適に適用され、被膜の耐水性に優れるとともに、耐エッチング性、接着性等にも優れる、非クロム系のネガ型感光性樹脂組成物を提供する。 - 特許庁 - A magnetic sensor circuit comprising a Hall element and an amplification circuit, and a projecting electrode 16 for external connection formed by solder bump 15 are provided on one surface of a silicon chip 12 that constitutes the magnetic sensor device 11 for surface-mounting via the projecting electrode 16.
磁気センサデバイス１１を構成するシリコンチップ１２の片面にホール素子とアンプ回路とからなる磁気センサ回路と、半田バンプ１５によって形成された外部接続用の突起状電極１６とを設け、前記突起状電極１６を介して表面実装可能とした。 - 特許庁 - To provide an adhesive film for semiconductors which can effect thermocompressing bonding to the electrode side of a semiconductor wafer with a bump electrode, and can directly bond electrodes by flip chip connection after cutting and separating the wafer into individual semiconductor elements by dicing and, simultaneously, can firmly secure the substrate to obtain high mounting reliability.
バンプ電極付の半導体ウエハの電極側に熱圧着でき、ダイシングにより個片の半導体素子に切断分離した後、フリップチップ接続により電極を直接接合し、かつ基板を強固に固定し高い実装信頼性を得ることのできる半導体用接着フィルムを提供する。 - 特許庁 - To provide a multilayer board for mounting semiconductor chips in which internal stresses caused by the difference in thermal expansion coefficients between sealing resin composed of a thermosetting resin and circuit elements composed of silicon and generated inside the circuit device at high temperature are suppressed, and a semiconductor-chip mounted multilayer board.
熱硬化性樹脂から成る封止樹脂とシリコンから成る回路素子との熱膨張係数の差異により、高温時に於いて回路装置内部に発生する内部応力を抑制した半導体素子実装用の多層基板及び半導体素子実装多層基板を提供する。 - 特許庁 - This composition, used at the sealing and filling step of flip chip mounting, essentially comprises (A) a liquid thermosetting epoxy resin, (B) a curing agent therefor, and (C) an acidic phosphoric ester as an additional component.
フリップチップ実装の封止充填工程に用いられる液状エポキシ樹脂組成物として、必須成分として、（Ａ）液状の熱硬化性エポキシ樹脂、（Ｂ）前記の熱硬化性エポキシ樹脂に対する硬化剤、付加的成分として、（Ｃ）酸性リン酸エステルを添加してなる液状エポキシ樹脂組成物。 - 特許庁 - Further in the present invention, the non-contact IC module constituted by mounting a non-contact IC chip on a print coil antenna and thereafter sealing the same with a resin is adhered to one of the front and rear cover sheets of the booklet and a position not overlapping with the corner cut portion of the body of the booklet.
さらに、本発明では、プリントコイルアンテナに非接触ＩＣチップを実装後に樹脂封止した構成を有する非接触ＩＣモジュールを、冊子の表表紙又は裏表紙にいずれか一方で、かつ、前記冊子本文のコーナーカット部に重ならない位置に接着する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
