「controller test」を含む例文一覧(441)

＜前へ 1 2 3 4 5 6 7 8 9 次へ＞
  • To enable a control operation test to a communication network by a controller for the control operation to perform simply and inexpensively.
    制御コントローラの通信ネットワークに対する制御動作試験を簡易且つ安価にできる。 - 特許庁
  • To provide a digital controller capable of lessening operations at an input and output checking test and shortening a period of the input and output checking test.
    入出力確認試験における作業を軽減し、入出力確認試験の期間短縮が可能なディジタル制御装置を提供する。 - 特許庁
  • More specifically, the processor can convert the at least one test request into JTAG data for the JTAG test controller.
    より詳細には、該プロセッサは、該少なくとも１個のテスト要求を該ＪＴＡＧテスト制御器用のＪＴＡＧデータへ変換することが可能である。 - 特許庁
  • A controller 30 records test data in a PCA (prescribed area) of an optical disk 10 to calculate leading jitter and trailing jitter of a reproduction signal of the test data.
    コントローラ３０は光ディスク１０のＰＣＡにテストデータを記録し、テストデータの再生信号の立上ジッタと立下ジッタを算出する。 - 特許庁
  • One of the input signals An is a test input signal An (n=10) of a predetermined test input voltage and outputted from the controller 1.
    入力信号Ａｎの一つは、所定試験入力電圧の試験入力信号Ａｎ（ｎ＝１０）であり、制御器１から出力される。 - 特許庁
  • A controller is coupled to receive the test signal and to perform a protective action when the test signal exceeds a predetermined limit.
    制御装置は、テスト信号を受信するように接続され、テスト信号が事前に設定された限界値を超えると保護動作を実行する。 - 特許庁
  • In normal test mode, the test controller 100 has top priority, but when the functionality of the master of the master logic unit is tested by the test controller 100, the test controller receives a priority access signal in master test mode so as to allocate the top priority to one master logic unit and the master logic unit accesses the bus to generate a test process request.
    通常の試験モードでは、前記試験制御装置は、最高の優先順位を有しているが、マスター試験モードでは、１つの前記マスター論理ユニットのマスターの機能性が前記試験制御装置により試験される時、前記アービタは、最高の優先順位を前記1つマスター論理ユニットに割り当てるために優先アクセス信号を受信して前記1つのマスター論理ユニットが前記バスにアクセスして試験処理要求を発生できるようにする。 - 特許庁
  • If a LAN-1 is normal, the SW-HUB returns the test probe to the controller 1, but if the LAN-1 is abnormal, the SW-HUB does not return the test probe to the controller 1.
    ＬＡＮ−１が正常であれば、ＳＷ−ＨＵＢはＬＡＮ制御装置１にテストプローブを返すが、ＬＡＮ−１が異常であれば、ＳＷ−ＨＵＢはＬＡＮ制御装置１にテストプローブを返さない。 - 特許庁
  • An SRAM 1017 for storing test setting data for each externally designated test item and a BIST (built-in self-test) controller 1005 for reading out the test setting data stored in the SRAM and for executing the BIST, in parallel with the operation of storing the test setting data in the SRAM, are provided.
    外部から指定されるテスト項目毎のテスト設定データを蓄積するＳＲＡＭ１０１７と、前記テスト設定データをＳＲＡＭに蓄積する動作と平行して、ＳＲＡＭに蓄積された前記テスト設定データを読み出してＢＩＳＴを実行するＢＩＳＴコントローラ１００５とを備える。 - 特許庁
  • A time loss caused by operating a remote controller for starting the test mode is eliminated, and the test mode is started simply and at high speed.
    したがって、試験モードの起動のためのリモコンを操作することによる時間のロスが無くなって、試験モードを単純かつ高速に起動することが可能になる。 - 特許庁
  • When a register 1 or the like is not operated, an instruction is sent to a test pattern generator 2 from a BIST controller 3, and the test pattern is sent to a circuit of the part that is not used.
    レジスタ１等が動作していない場合、ＢＩＳＴコントローラ３からテストパタン生成器２に指示を送り、テストパタンを未使用部回路に送出する。 - 特許庁
  • A magnetostrictive actuator 18 provided on this small-sized fatigue tester 11 is drive-controlled by a controller 24 to perform fatigue test on the test specimen 15.
    小型疲労試験装置１１に備えられた磁歪アクチュエータ１８を制御装置２４にて駆動制御して供試体１５の疲労試験を行う。 - 特許庁
  • Consequently the FPGA 102 is functioned as a TAP controller during the test operation of the JTAG to perform a boundary scan test for the other integrated circuit.
    これによりＪＡＴＧのテスト動作時に、ＦＰＧＡ１０２をＴＡＰコントローラとして機能させ、他の集積回路に対するバウンダリスキャンテストを行う。 - 特許庁
  • If discrimination at S7 shows that it's on a high-limit test, S10 determines whether temperature of a thermostat is higher than a temperature set for the test directed by a fryer controller.
    Ｓ７の判別でハイリミットテスト中であれば、Ｓ１０で、サーミスタの温度がフライコンから指示されたテスト用の設定温度以上か否かが判別される。 - 特許庁
  • Image data of the test pattern are generated by an MPU 1, transferred to a test image (0) storage part 13a of an image memory 13 via a memory controller 11 and stored there.
    ＭＰＵ１でテストパターンのイメージデータを生成し、メモリコントローラ１１を介して、イメージメモリ１３のテストイメージ（０）記憶部１３ａに転送し、格納する。 - 特許庁
  • To execute a test for checking the functions of a programmable controller in a plant monitor and control device only by one operator.
    プラント監視制御装置におけるプログラマブルコントローラの機能確認試験を、１人で実施可能にする。 - 特許庁
  • An image for test print is transferred from a file server 700 to a device controller 840 via a network.
    ファイルサーバ７００からテストプリント用の画像がネットワークを介してデバイスコントローラ８４０に転送される。 - 特許庁
  • Relating to the controller, a sequential mode or a test mode where unit constitution parts are individually operated is selected and executed.
    シーケンシャルモード、又は単位構成部品を単独で動作させるテストモードを選択時に実行する。 - 特許庁
  • To efficiently test the control operation of a controller by using a testing tool.
    テスト治具を用いて行う制御機器の制御動作のテストを効率的に行うことができるようにする。 - 特許庁
  • DATA TRANSMISSION METHOD AND APPARATUS BETWEEN TIMING CONTROLLER AND SOURCE DRIVER WITH ADDITIONAL BIT ERROR RATE TEST FUNCTION
    ビットエラー率テスト機能が追加されたタイミングコントローラとソースドライバの間のデータ伝送方法及び装置 - 特許庁
  • A controller 310 of the medical imaging system is constituted to test the plurality of circuit boards.
    本医用イメージング・システムのコントローラ（３１０）は複数の回路ボードをテストするように構成されている。 - 特許庁
  • This instrument is equipped with a standard test-piece 23 and has a correcting mechanism 14 which performs correction by using this standard test-piece, and the correcting mechanism is equipped with a standard test-piece temperature controller which controls the temperature of the standard test-piece to hold constant temperature.
    標準試験片２３を備え、この標準試験片を用いて校正する校正機構１４を有し、前記校正機構が標準試験片を温度調節して常に一定の温度を保つ標準試験片温度調節器を備える。 - 特許庁
  • The module type test system includes a system controller 102 for controlling at least one site controller 104, and at least one site controller controls at least one test module 108 and a device (DUT 112) to be tested to which the module corresponds.
    モジュール式試験システムは少なくとも１つのサイトコントローラ１０４を制御するためのシステムコントローラ１０２を備え、少なくとも１つのサイトコントローラは少なくとも１つの試験モジュール１０８およびその対応する被試験デバイス（ＤＵＴ１１２）を制御する。 - 特許庁
  • A plurality of different test condition data A-N are successively outputted from a test controller 1, the output number of the test condition data is counted by a counter circuit 3, and the data writing clock outputted from the test controller 1 according to the counted value is distributed by a clock distributing circuit 4 to write corresponding test condition data in analog and digital characteristic measuring circuits 61-6n, respectively.
    テストコントローラ１から順次複数の異なる試験条件データ「Ａ」〜「Ｎ」を出力し、カウンタ回路３にて試験条件データの出力数を計数し、その計数値に応じてテストコントローラ１から出力されるデータ書込クロックをクロック分配回路４によって分配して、各アナログ・ディジタル特性測定回路６１〜６ｎに夫々対応する試験条件データを書き込ませる。 - 特許庁
  • To efficiently perform test adjustment of measuring instrument 2 at site, a controller 11, and a measurement signal loop.
    現場計器２、制御装置１１及び計測信号ループの試験調整を効率的に行えるようにする。 - 特許庁
  • To provide an automatic inspecting device capable of shortening a time required for the power source test of an on-vehicle electronic controller.
    車載電子制御装置の電源試験の時間短縮を実現できる自動検査装置を提供する。 - 特許庁
  • THREAD MAPPING TEST CONTROLLER, COMPUTER SYSTEM AND COMPUTER-READABLE RECORDING MEDIUM WITH PROGRAM RECORDED THEREON
    スレッドマッピングテスト制御装置及び計算機システム並びにプログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁
  • This controller can lower the total cost by increasing the efficiency of the mounting work and the test work and sharply shortening the work time.
    実装作業と試験作業を効率化し、作業時間を大幅短縮し、トータルコストを下げることができる。 - 特許庁
  • After creating the JSF pages and modifying the code in the controller classes,you should be able to run and test the application.
    JSF ページを作成し、コントローラクラス内のコードを変更すると、アプリケーションを実行し、テストできるようになります。 - NetBeans
  • The read test image is fetched in an equipment management server 600 by the device controller 840 via the network.
    読みこまれたテスト画像が、デバイスコントローラ８４０によりネットワークを介して機器管理サーバ６００に取り込まれる。 - 特許庁
  • According to the present invention, the integrated circuit for a smart card includes a transceiver which communicates with a host device and a joint test action group (JTAG) test controller for carrying out at least one test operation.
    本発明によれば、スマートカード用の集積回路が、ホスト装置と通信をするトランシーバ、及び少なくとも１個のテスト操作を実施するためのジョイントテストアクショングループ（ＪＴＡＧ）テスト制御器を包含している。 - 特許庁
  • In a general test, controller software 11 transfer a command stored in a device test program storage part 12 to a thermostatic bath 20 or tester part 30 according to description order of programs to perform a burn-in test.
    コントローラソフトウェア１１は、通常試験の場合には、デバイステストプログラム記憶部１２に記憶されている命令をプログラムの記述順に従って恒温槽部２０又はテスタ部３０に転送してバーンイン試験を行う。 - 特許庁
  • This semiconductor integrated circuit device is provided with a cache BIST controller 204 for performing the function test of a cache memory including a function test unique to a cache memory, and for diagnosing the defective part of the cache memory 202.
    キャッシュメモリ固有の機能テストを含めたキャッシュメモリの機能テストを実行しキャッシュメモリ２０２の不良個所を診断するキャッシュＢＩＳＴコントローラ２０４を設ける。 - 特許庁
  • When the magneto-optical disk device 200 is forcibly stopped by some or other reason, the controller 114 restarts the test by returning back to the top of the band whereon the test is performed.
    また、コントローラ１１４は、何らかの原因によって光磁気ディスク装置２００が強制停止されたとき、テストを行なっていたバンドの先頭に戻ってテストを再開する。 - 特許庁
  • The controller 1 decides the appropriateness of a predetermined test output voltage of the test output signal Dn (n=10) comparing the voltage with a set input voltage stored in advance.
    制御器１は、試験出力信号Ｄｎ（ｎ＝１０）の所定試験出力電圧の適正を、予め記憶された設定入力電圧とを比較して判定する。 - 特許庁
  • Occurrence of abnormality in the power converter 20 at the time of test is detected by the test controller 300 based on an abnormality detection signal outputted from an ECU 200.
    試験時における電力変換器２０での異常発生は、ＥＣＵ２００からの異常検出信号出力により、テスト制御装置３００に検知される。 - 特許庁
  • The tester body 20 is provided with a tester controller 40 and a test unit 22, and the test unit 22 includes a pin assign converter 90, a pattern generator 50 and a waveform shaper 60.
    テスタ本体２０は、テスタコントローラ４０及び試験ユニット２２を有し、試験ユニット２２には、ピンアサインコンバータ９０、パターン発生器５０及び波形整形器６０が含まれる。 - 特許庁
  • The controller 1 discriminates a test output signal Dn (n=10) converted from the test input signal An (n=10) from other output signals Dn (n=1 to 9).
    制御器１は試験入力信号Ａｎ（ｎ＝１０）から変換された試験出力信号Ｄｎ（ｎ＝１０）をそれ以外の出力信号Ｄｎ（ｎ＝１〜９）と判別する。 - 特許庁
  • Multiple pieces of information on test conditions described in a test program PR are stored in a hardware register 3, then one piece is selected by a register controller 9 from among the multiple pieces of information on test conditions stored in the hardware register 3, and the first test of a device 30 to be measured is conducted, based on the information on test conditions selected.
    試験プログラムＰＲに記述された複数の試験条件情報をハードウェア・レジスタ３に格納した後、ハードウェア・レジスタ３に格納された複数の試験条件情報のうちの一つをレジスタ・コントローラ９で選択し、その選択された試験条件情報に基づいて被試験デバイス３０の一回目の試験を行う。 - 特許庁
  • The method for recovering from the grounding bounce during the boundary scan test comprises a step, in which a test access port controller 118 can be shifted operably to an arbitrary one determined controller state, from among at least three determined controller states induced by the grounding bounce.
    バウンダリ・スキャン・テスト中に接地バウンスから回復する方法であって、テスト・アクセス・ポート・コントローラ１１８を、接地バウンスによって誘発される少なくとも３つの未確定コントローラ状態の任意の１つから確定コントローラ状態に操作可能に遷移させるステップを含む。 - 特許庁
  • An arbiter 120 receives bus request signals from a test controller 100 and one or more master logic units 100, 140, 145, 150, and 155 and applies prescribed priority reference (discriminating relative priority between respective master logic units and test controller) so as to control access to a bus 110 by the test controller 100 and master logic unit.
    アービタ（１２０）は、試験制御装置（１００）と1つ以上のマスター論理ユニット（１００，１４０，１４５，１５０，１５５）からバス要求信号を受信し、また、前記試験制御装置と前記マスター論理ユニットによるバス（１１０）へのアクセスを制御するために所定の優先基準（各マスター論理ユニットと前記試験制御装置の相対的な優先順位を識別する）を適用する。 - 特許庁
  • After this preparation process, a voltage input test of the existing remote monitoring controller is performed with a disconnecting switch on, while performing a test process of voltage input test of a new remote monitoring controller with the disconnecting switch off, and after the test process with the disconnecting switch off, an existing one removal process of removing wiring having their base end at the existing remote monitoring controller is performed.
    この準備工程の後、断路スイッチを入りにして、既設の遠方監視制御装置の電圧入力試験を実施する一方、断路スイッチを切りにして、新設の遠方監視制御装置の電圧入力試験を実施する試験工程と、試験工程の後、断路スイッチを切りにして、既設の遠方監視制御装置を基端とする配線を撤去する既設撤去工程とを実施する。 - 特許庁
  • To provide a system which efficiently performs a required network test by a plurality of controller devices and controlling individually controlled controller devices collectively and centralizedly.
    複数台のコントローラ機器が、必要なネットワークテストを効率良く行うとともに、個別制御していたコントローラ機器を一括して集中制御できるシステムを提供する。 - 特許庁
  • To solve the problem of a test method in a remote supervisory controller that a simple remote supervisory controller is not economical because two behavior tests of 5C2 and 3C2 are required.
    遠方監視制御装置における検定方法としては、５Ｃ２，３Ｃ２検定の２挙動検定となっているため簡易形遠方監視制御装置では経済的でない。 - 特許庁
  • One or more local operating systems are related respectively to each site controller, and enable control of one or more test modules by each related site controller.
    一つ以上のローカルオペレーティングシステムは、それぞれがサイトコントローラに関連しており、関連しているサイトコントローラによる一つ以上のテストモジュールの制御を可能にする。 - 特許庁
  • To provide a RAID (Redundant Arrays of Inexpensive Disks) test system with which a disk controller of a RAID device is substituted with a conventional testing computer to perform a test of another RAID device about a shipping test of RAID devices, a RAID test program and a RAID testing method.
    ＲＡＩＤ装置の出荷試験に関し、より詳細にはＲＡＩＤ装置のディスクコントローラを従来の試験用コンピュータと代替し、他のＲＡＩＤ装置に対して試験の実施を行うＲＡＩＤ試験システム、ＲＡＩＤ試験プログラムおよびＲＡＩＤ試験方法に関する。 - 特許庁
  • When the results of the first test are a failure, another piece is selected by the register controller 9 from the multiple pieces of information on test conditions stored in the hardware register 3, and the second test of the device 30 is conducted based on the information on test conditions selected.
    一回目の試験の結果がフェイルである場合、ハードウェア・レジスタ３に格納された複数の試験条件情報のうちの他の一つをレジスタ・コントローラ９で選択し、その選択された試験条件情報に基づいて被試験デバイス３０の二回目の試験を行う。 - 特許庁
  • This event type test system has a plurality of pin units assigned to a device pin to be tested, a test finishing signal generator for generating a signal for indicating finishing of the test for a corresponding pin unit independently of the other pin unit, and a system controller for controlling an entire operation of the event type test system.
    イベント型テストシステムは、被試験デバイスピンに割り当てられる複数のピンユニットと、対応するピンユニットについてのテストの終了を示す信号を他のピンユニットと独立して発生するテスト終了信号発生器と、イベント型テストシステムの全体的動作を制御するシステムコントローラとを有する。 - 特許庁
  • MEMORY DEVICE CAPABLE OF ADJUSTING BIT LINE SENSING MARGIN TIME FOR TEST MODE, ITS BIT LINE SENSE AMPLIFYING METHOD AND CONTROLLER
    テストモード用ビットラインセンシングマージン時間の調節が可能なメモリ装置、そのビットラインのセンス増幅方法及び制御装置 - 特許庁
  • The memory controller 140 performs interface processing mediating between the test circuit 160 and the memory 20 through the internal bus 180.
    メモリーコントローラー１４０は、内部バス１８０を介して、テスト回路１６０とメモリー２０とのインターフェース処理を行う。 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 次へ＞

例文データの著作権について