「controller test」を含む例文一覧(441)

<前へ 1 2 3 4 5 6 7 8 9 次へ>
  • In addition, when the condition for opening the left or right test window is set when a right tested eye switching button (an "R" button 14R) is operated, the controller 10 opens the left and right test windows 7L and 7R and sets the right eye as the eye to be tested by the refraction correction lens.
    また、コントローラ10は、右の検査対象眼切替ボタン([R]ボタン14R)の操作時に、左右の検査窓7L,7Rの開放条件設定がなされた場合、左右の検査窓7L,7Rを開いて、右眼を前記屈折矯正レンズによる検査対象眼に設定するようになっている。 - 特許庁
  • When a condition for opening the left or right test window is set when a left tested eye switching button (an "L" button 14L) is operated, a controller 10 opens left and right test windows 7L and 7R and sets the left eye as the eye to be tested by a refraction correction lens.
    コントローラ10は、左の検査対象眼切替ボタン([L]ボタン14L)の操作時に、左右の検査窓の開放条件設定がなされた場合、左右の検査窓7L,7Rを開いて、左眼を前記屈折矯正レンズによる検査対象眼に設定するようになっている。 - 特許庁
  • In a servo control material tester having a controller 10 with a servo control, a tester 20 having the actuator 22 placed on a test piece 23 and an input and output device/host computer 30, a stop command of a test is inputted from the input and output/host computer 30.
    サーボ制御部を有する制御部10および試験片23に載荷するアクチュエータ22を有する試験機部20および入出力装置/ホストコンピュータ30を有するサーボ制御材料試験機において、入出力装置/ホストコンピュータ30から試験の停止指示が入力される。 - 特許庁
  • The semiconductor device having memory macros storing data according to instruction from a control circuit includes: a plurality of test circuits that perform operational tests of the respective memory macros; and a controller that enables operation of the test circuit corresponding to a dispersed memory macro among the memory macros.
    制御回路からの命令によりデータを記憶する複数のメモリマクロを有する半導体装置は、該複数のメモリマクロの動作試験をそれぞれ行う複数の試験回路と、該複数のメモリマクロのうち離散したメモリマクロに対応した該試験回路の動作を有効にする制御部とを有する。 - 特許庁
  • In this driving method of a JTAG interface 2 of a microprocessor 1 in a micro-controller by using a boundary scan test method based on the IEEE standard 1149, the JTAG-interface 2 of the microprocessor 1 is driven from a test routine executable on the microprocessor 1.
    IEEE基準1149に基づくバウンダリスキャンテスト方法を使用して,マイクロコントローラ内のマイクロプロセッサ1のJTAGインタフェース2を駆動する方法であって,前記マイクロプロセッサ1のJTAG−インターフェイス2が,前記マイクロプロセッサ1上で実行可能なテストルーチンから駆動される。 - 特許庁
  • The semiconductor integrated circuit for performing an input/output test of data is provided with a sense amplifier detecting a level of input data and a sense amplifier controller for blocking a signal path between the sense amplifier and a memory cell when a test mode signal is activated.
    本発明は、データの入出力テストを行うするための半導体集積回路において、入力されたデータのレベルを検出するセンスアンプと、およびテストモード信号が活性化されたとき、前記センスアンプからメモリセルに達する信号経路を遮断するセンスアンプコントローラを備える。 - 特許庁
  • A test control circuit 4 has; a detector 12 which detects termination of a memory test which a BIST circuit 2A performs and outputs a reset signal; and a BIST circuit controller 13 which makes the BIST circuit 2A operate repeatedly based on the reset signal.
    本発明にかかるテスト制御回路4は、BIST回路2Aが実行するメモリテストの終了を検出し、リセット信号を出力する検出器12と、リセット信号に基づきBIST回路2Aを繰り返し動作させるBIST回路コントローラ13とを有することを特徴とするものである。 - 特許庁
  • The tool 3 has a function to obtain characteristic information (a velocity and an attenuation degree, etc., of ultrasonic wave) of a part to be measured for a test (a test piece) 12 and also is provided with a block body 11 constituted of the part to be measured 12 and of a vibrator 20 and with a controller 14 having a display part 16.
    校正用器具3は、テスト用の被測定部(テストピース)12の特性情報(超音波の音速、減衰度合い等)を取得する機能を持つものであり、その被測定部12および振動子20で構成されたブロック体11と、表示部16を備えたコントローラ14とを有している。 - 特許庁
  • The terminal 4 makes a call to a test terminal 11 for transmitting a control signal to the test terminal 11, a base station controller 2 detects an identifier of the terminal 4, on the basis of the transmitted control signal and informs the base station unit 1 about the message ID corresponding to the identifier.
    また、端末4から試験用端末11に対して発呼して、制御信号を伝送し、基地局制御装置2において伝送された制御信号から端末4の識別子を検出し、その識別子に応じたメッセージIDを基地局装置1に通知する。 - 特許庁
  • The controller 100 controls the air conditioner 7 so that the output of the air conditioner in a first state where the capacity changing member 10 is provided in the test chamber 5 is smaller than that in a second state where the capacity changing member 10 is not provided in the test chamber 5.
    そして、制御装置100は、試験室5内に容量変更部材10が設けられた第1の状態において、空調機器7の出力が試験室5内に容量変更部材10が設けられていない第2の状態におけるよりも小さくなるように、空調機器7を制御する。 - 特許庁
  • To disclose a technology for accurately testing the characteristics of a memory array by rechanging reference voltage and timing to be adjusted for a test of memory cells in particular in a software manner without requiring a different process regarding a test mode controller that utilizes a nonvolatile ferroelectric memory.
    本発明は不揮発性強誘電体メモリを利用したテストモード制御装置に関し、特にメモリセルのテストのため調整されるレファレンス電圧及びタイミングを別途のプロセスなくソフトウェア的に再変更し、メモリセルアレイの特性を正確にテストするようにする技術を開示する。 - 特許庁
  • To provide a semiconductor device, its testing method and design method with which it can be decided whether or not the semiconductor device is defective or a test mode controller is defective, when the test result of the semiconductor device fails and by which testing time can be shortened and the yield be improved.
    半導体装置のテストが不合格の場合、半導体装置の故障なのか、テストモード制御装置が故障であったのかを判別することができ、またテスト時間の短縮と歩留りの向上を図ることができる半導体装置、そのテスト方法および設計方法を提供する。 - 特許庁
  • In the semiconductor test device wherein a measurement operation part and a controller are connected via a system bus, and which is so configured that a plurality of interrupt processings are performed between the measurement operation part and the controller, the operation part includes an interrupt control means which performs control giving priorities to a plurality of interruptions to the controller.
    測定演算部と制御部がシステムバスを介して接続され、測定演算部と制御部との間で複数の割込み処理をかけるように構成された半導体検査装置において、前記演算部に前記制御部に対する複数の割込みに優先順位をつけて制御する割込み制御手段を設けたことを特徴とするもの。 - 特許庁
  • This invention is related to a data transmission method and apparatus between a timing controller and a source driver, which additionally has a bit error rate test (BERT) function for sensing an error rate in real time when data is transmitted and received between the timing controller and the source driver.
    本発明は、タイミングコントローラとソースドライバの間のデータ送受信時のエラー率をリアルタイムに感知するためのビットエラー率テスト(Bit Error Rate Test:BERT)機能が追加されたタイミングコントローラとソースドライバの間のデータ伝送方法及び装置に関する。 - 特許庁
  • Since identification information is directly controlled in a voice and lamp controller 170 by signals which need not to be outputted to test terminals, variation of a second display 27 can be processed at a high speed without putting a burden on the capacity of a ROM or a CPU of the special figure controller 160.
    そして、第2表示部27の変動は、試験端子に出力する必要のない信号により識別情報が音声ランプ制御部170で直接制御するので、特別図柄制御部160のROM容量やCPUに負担を掛けることなく高速で処理することができる。 - 特許庁
  • Particularly, the controller 27 selects a module for monitoring with the intensities of the test signals transmitted and received by means of the module via the space falling within a tolerance according to the position of the module with respect to a regularly used module to be monitored and sets the module in an operating state.
    特に、制御器27は、被モニタ常用モジュールとの位置に応じて空間を介し送受するテスト信号の強度が許容範囲内となるモニタ用モジュールを選択し動作状態とする。 - 特許庁
  • To provide a power system monitoring controller capable of discriminating an alarm display test of an electric power station from an actual accident and conducting simultaneously the alarm display tests of the plurality of electric power stations.
    電気所の警報表示試験と実際の事故との区別が可能であるとともに複数の電気所の警報表示試験を同時に行うことができる電力系統監視制御装置を提供する。 - 特許庁
  • When a first forcible power transmission mode is enabled based on the information set by the test register 216, the power transmission controller 230 controls the power transmission part 250 to continuously drive a primary coil L1.
    テストレジスタ216に設定される情報によって、第1強制送電モードがイネーブルとなると、送電制御装置230は、送電部250を制御して、1次コイルL1を連続駆動させる。 - 特許庁
  • When a recording trigger of a cycle timer 21 is output, this controller for an environmental test apparatus stores in a storage section 22, current time data counted by a real time clock 23 associated with environmental state data acquired by a sensor input section 5.
    サイクルタイマ21の記録トリガの出力時において、リアルタイムクロック23が計時した現在時刻データと、センサ入力部5が取得した環境状態データとを対応付けて記憶部22に記憶する。 - 特許庁
  • In this semiconductor integrated circuit, OR gates 11-1n of a controller 1 enables all input buffers 21-2n regardless of level selection signals SEL1-SEL3 when a mode switch signal Magnetic optical disk(MOD) shows test operation.
    モード切替信号MODがテスト動作を示す場合、制御部1のオアゲート11〜1nは、レベル選択信号SEL1〜SEL3に関係なく入力バッファ21〜2nをすべて有効にする。 - 特許庁
  • A density measuring instrument 12 measures a variation in density in the carrying direction A of the test print continuously and a controller 13 determines an optimal offset value X from the measurements of the variation in density.
    このテストプリントの搬送方向Aの濃度変化を濃度測定器12で連続的に測定して、濃度変化の測定結果からオフセット量の最適値Xをコントローラ13により求める。 - 特許庁
  • To provide a video display device enabling an adjuster of a plant to numerically manage an adjustment value by realizing OSD display even when displaying a test pattern for adjustment from the controller of a display device.
    表示デバイスのコントローラより調整用のテストパターンを表示してもOSD表示可能にすることで工場の調整者が調整値を数値管理できるようにすることを目的とする。 - 特許庁
  • Then a controller 30 drives a rotation control section 31 and erases the test data while varying the rotation speed as quad-speed, six-speed, eight-speed, ten-speed, and twelve-speed or the like to calculate the erasure performance.
    その後、コントローラ30は回転制御部31を駆動して4倍速、6倍速、8倍速、10倍速、12倍速等と回転速度を変化させてテストデータを消去し、その消去性能を算出する。 - 特許庁
  • The controller also controls the current to a lower high-frequency induction heating coil 23b to control the heating of a lower press plate 20B and the under surface of the test piece TP is heated corresponding to the heating control of the lower press plate.
    一方、コントローラは、下側の高周波誘導加熱コイル23bへの電流を制御することで下圧盤20Bを加熱制御し、これ応じて供試体TPの下面が加熱される。 - 特許庁
  • The controller also includes a scan layer interface driving a scan chain portion with the configurable test clock, and a control layer interface configured so as to access the control information for controlling the scan chain portion.
    コントローラはまた、構成可能なテストクロックでスキャンチェーン部分を駆動するスキャンレイヤインタフェースと、スキャンチェーン部分を制御するための制御情報にアクセスするように構成された制御レイヤインタフェースを含む。 - 特許庁
  • To prevent a paper from plunging into a connecting part to an optional device to result in jamming when engine test printing is carried out, even while the optional device managed by an external controller is connected.
    外部制御装置により管理されるオプション装置が接続された状態においても、エンジンテストプリントを行った際に、用紙がオプション装置との接続部に突っ込んでジャムとなってしまうことを回避する。 - 特許庁
  • To accurately test operations of various on-vehicle components, even when all the controller models of evaluation objects are not completely gathered.
    評価対象とする全てのコントローラのモデルが揃っていない場合であっても、各種車載電装品の動作試験を精度良く実施することができる車載電装品試験システム及び試験方法を提供する。 - 特許庁
  • This digital control software fault simulation test device includes at least a plant simulation (Process) device of program simulation; a controller (Controller) including a high pressure spray substance control and software simulation control (Control Logical Simulation); and an operation interface device for enabling an operator (Operator) to observe a high pressure core sparay controller and special safety control system control.
    少なくとも、プログラム模擬のプラント模擬(Process)装置と、高圧注水実体制御とソフト模擬制御(Control Logical Simulation)とが含有される制御装置(Controller)と、作業者(Operator)が高圧炉心注水制御装置と格別安全制御システム制御を観察するための操作インターフェース装置とが含有される。 - 特許庁
  • When the paper sheet 2 is not nipped between the photosensitive drum 41 and transfer roller 45, a printer controller 90 applies a test voltage to the transfer roller 45 by a transfer bias applying circuit 76 and acquires a current value during the test voltage application by a current detector 77 to determine the transfer bias voltage.
    プリンタコントローラ90は、感光ドラム41と転写ローラ45の間に用紙2をニップしないときに、転写バイアス印加回路76によって転写ローラ45に試験電圧を印加し、この試験電圧印加時の電流値を電流検出部77で取得して前記転写バイアス電圧を決定する。 - 特許庁
  • When abnormality is detected in the test of the power converter 20, the test controller 300 opens main relays 12 and 14 to interrupt power supply from a main power supply 10 to the power converter 20 immediately, and interrupts a control power supply 400 upon elapsing a predetermined time after interrupting power supply from the main power supply.
    テスト制御装置300は、電力変換器20での試験異常検知時には、メインリレー12および14を開放して主電源10からの電力変換器20への電源供給を即座に遮断する一方で、制御電源400については主電源供給の遮断から所定時間経過後に遮断する。 - 特許庁
  • To provide a power system monitor control system capable of controlling only an apparatus to be tested by switching from an ordinary operation screen of a display section of a monitor controller to a new operation screen for a test mode in performing a site verification test of the apparatus, and preventing any other apparatus under operation from being accidentally operated.
    機器の現地確認試験を行う際に、監視制御装置の表示部の通常の操作画面から新たに試験モード用の操作画面に切り替えることで、試験の対象となる機器のみの制御を可能とし、他の現在運転中の機器の誤操作の防止を図った電力系統用監視システムを提供する。 - 特許庁
  • This ultrasonic flaw detector includes a water tank 1 for storing an ultrasonic medium 50, an ultrasonic probe 2 disposed in the water tank 1, an ultrasonic medium temperature sensor 6 for measuring the first temperature of the ultrasonic medium 50, a device-under-test temperature sensor 5 for measuring the second temperature of the device under test 60, and a temperature controller 4.
    超音波探傷装置は、超音波媒質50を貯える水槽1と、水槽1に設けられる超音波探触子2と、超音波媒質50の第1温度を計測する超音波媒質温度センサ6と、被検体60の第2温度を計測する被検体温度センサ5と、温度制御装置4とを具備する。 - 特許庁
  • A self-test circuit built-in semiconductor memory 20 comprises a semiconductor substrate, a memory cell array 30 formed on the semiconductor substrate, testing circuits 50, 54 provided on the semiconductor substrate, storing a program, testing a memory cell array conforming to the stored program, and outputting a test result, and a controller 52 provided on the semiconductor substrate and rewriting the contents of programs stored in the test circuits 50, 54.
    自己テスト回路内蔵半導体記憶装置20は、半導体基板と、半導体基板上に形成されたメモリセルアレイ30と、半導体基板上に設けられ、プログラムを記憶して記憶されたプログラムにしたがってメモリセルアレイのテストを行ない、テスト結果を出力するためのテスト回路50,54と、半導体基板上に設けられ、テスト回路50,54に記憶されるプログラムの内容を書き換えるためのコントローラ52とを含む。 - 特許庁
  • When the same test signal is inputted from a BIST controller 180 into each digital filter 150a-150c, existence of an abnormal circuit can be detected based on the comparison result by the comparator circuit 160a-160c.
    そして、BISTコントローラ180から各デジタルフィルタ150a〜150cに同一の試験用信号を入力すると、比較回路160a〜160cの比較結果を基に異常な回路の有無を検出することができる。 - 特許庁
  • Relating to the e.g., controller 10 of a tub water circulation device selecting a sequential mode such as a filter mode, a back wash mode and a cleaning mode, the test mode for individually operating the unit constitution parts can be executed.
    例えば、濾過モード、逆洗モード、洗浄モード等のシーケンシャルモードを選択実行する浴槽水循環装置のコントローラ10において、単位構成部品を単独で動作させるためのテストモードを実行可能としている。 - 特許庁
  • To provide a channel data transmission method by which quick data transmission is possible, to provide a controller using the method, to provide a control object device, to provide a control system with the same, and to provide a charge/discharge test system.
    迅速なデータ伝送が可能なチャンネルデータ伝送方法とその方法を用いた制御装置、及び制御対象装置とそれらを備える制御システム、及び充放電試験システムを提供することを目的とする。 - 特許庁
  • A system controller 32 executes an OPC in a test area of an optical disk 10 and sets optimum recording power, while interrupts data recording at a prescribed timing during data recording and adjusts the increase and decrease of the optimum recording power.
    システムコントローラ32は、光ディスク10のテストエリアにおいてOPCを実行して最適記録パワーを設定するとともに、データ記録中に所定のタイミングでデータ記録を中断し、最適記録パワーを増減調整する。 - 特許庁
  • The optical disk test device is also equipped with a laser power measuring circuit 43 and a pulse width measuring circuit 44 which measure light intensity and pulse width of the laser beam outgoing from the laser light source 21 and output to a controller 50.
    また、光ディスク検査装置は、レーザ光源21から出射されるレーザ光の光量およびパルス幅を測定してコントローラ50に出力するレーザパワー測定回路43およびパルス幅測定回路44を備える。 - 特許庁
  • The system controller 32 sets up the optimum recording power by carrying out OPC in the test area of an optical disk 10 and interrupts recording at a predetermined timing while recording data to adjust the optimal recording power by increasing or decreasing it.
    システムコントローラ32は、光ディスク10のテストエリアにおいてOPCを実行して最適記録パワーを設定するとともに、データ記録中に所定のタイミングでデータ記録を中断し、最適記録パワーを増減調整する。 - 特許庁
  • To provide a control system reducing a load on a controller that controls objects to be controlled, and to provide a semiconductor tester for shortening test time by being equipped with the relevant control system.
    制御装置が制御対象を制御する負荷を軽減することができる制御システム、及び当該制御システムを備えることで試験時間の短縮を図ることができる半導体試験装置を提供する。 - 特許庁
  • Control results at that time are outputted to the communication equipment through the communication controller and the installation type testing device, and the test result state of the communication path to be tested is also decoded and displayed by a portable testing device.
    そのときの制御結果は、通信制御装置,設置型試験装置を介して、通信機に出力され、またその当該被試験通信路の試験結果状態は携帯形試験装置で解読され表示される。 - 特許庁
  • A controller 80 is connected with the thermistor 60 and selects one parameter of optimization object from parameters related to recording on the disk 10, and records optional data on a test track to acquire first bit error rate.
    コントローラ80は、サーミスタ60と結合されてディスク10上での記録と関連したパラメータのうちから最適化対象のパラメータを一つ選択し、テストトラックに任意のデータを記録して第1ビットエラー率を獲得する。 - 特許庁
  • A wireless packet controller (PCF-SC) 105 has a call processing part which performs call processing with the base station 103 etc., and transmits the error contents and a test control part which codes and transmits the error contents.
    無線パケット制御装置(PCF−SC)105は、基地局103等との間で呼処理を行い、エラー内容を送信する呼処理部と、そのエラー内容をコード化して送信する試験制御部を有する。 - 特許庁
  • The controller for testing 50 delivers operation commands to a device for driving load 60 acting as a tested device during an operating test, and receives predetermined data, indicating the status of the device for driving load 60 from the loads 60, as well.
    試験用コントローラ50は、動作試験時、被試験装置である負荷駆動装置60へ動作指令を出力するとともに、負荷駆動装置60の状態を示す所定のデータを負荷駆動装置60から受ける。 - 特許庁
  • The terminal device 20 has a display controller 22a which displays a shmoo plot about at least two of shmoo data sets obtained by the test apparatus main unit 10, on the display section 26 in their superimposed state.
    端末装置20は、試験装置本体10で得られたシュムデータのうちの少なくとも2つのシュムデータについてのシュムプロットを、重ね合わせた状態で表示部26に表示する表示制御部22aを備える。 - 特許庁
  • According to this structure, since no excessive pressure acts on the body 2 to be tested, the body to be tested can be protected, every kind of hydraulic pressures can be combined by the process controller 17, and the hydraulic test can be performed repeatedly many times.
    これにより、過大な圧力が被試験体2に作用しないので、被試験体を保護でき、プロセスコントローラ17によりあらゆる種類の水圧を組み合せができ、何回も繰り返し水圧試験を行うことができる。 - 特許庁
  • Before conducting a pressure-proof test, the filling- objective gas is filled into the high-pressure gas container at first, and then the high-pressure gas container filled with the filling-objective gas is immersed into the liquid of which the temperature is maintained by the temperature controller.
    耐圧試験を行う前に、まず高圧ガス容器に充填対象ガスを充填し、続いて、充填対象ガスが充填された高圧ガス容器を、温度制御装置により保温された液体に浸漬させる。 - 特許庁
  • (2) The test device of the fuel cell comprises in order of gas flow direction a mass flow-rate controller 2, a humidifier 3, a volume type flowmeter 7, and an arithmetic device 8 to obtain a moisture content by reducing the flow-rate value of the mass flow-rate controller 2 from the flow-rate value of the volume type flowmeter 7.
    (2)本発明の燃料電池の試験装置は、ガス流れ方向に順に、質量流量コントローラー2、加湿器3、体積式流量計7と、体積式流量計7の流量値から質量流量コントローラー2の流量値を減算して水分量を求める演算装置8と、を有する。 - 特許庁
  • A BIST circuit comprises: an address and control signal generator generating an address and a control signal responding to the control of a BIST controller; a test data generator generating test data; and a fail detector determining whether data outputted from the same address of the memory are the same mutually or not and detecting the propriety of the fail of a memory.
    BIST回路はBISTコントローラの制御に応答してアドレスおよび制御信号を発生するアドレスおよび制御信号発生器と、テストデータを発生するテストデータ発生器と、メモリの同一のアドレス領域から出力されたデータが互いに同一であるか否かを判断してメモリのフェイルの可否を検出するフェイル検出器とを含む。 - 特許庁
  • In a control circuit 21 within the vehicular power generation controller, when a test mode judging section 222 judges a test mode, a communication driver 220 sends binary pulse train signals corresponding to a value of an exciting current detected by an exciting current detecting section 212 regardless of the presence of transmission permission sent from an ECU.
    車両用発電制御装置内の制御回路21では、テストモード判定部222によってテスト状態であると判定されると、ECUから送られてくる送信許可の有無に関わらず励磁電流検出部212によって検出された励磁電流の値に対応する2値パルス列信号を通信ドライバ220から送信する。 - 特許庁
<前へ 1 2 3 4 5 6 7 8 9 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.