「dRAM」を含む例文一覧(1880)

<前へ 1 2 3 4 5 6 7 8 9 10 11 .... 37 38 次へ>
  • PULSE GENERATING CIRCUIT FOR DRAM
    DRAM用パルス発生回路 - 特許庁
  • MANUFACTURE OF DRAM DEVICE
    DRAM装置の製造方法 - 特許庁
  • LOW POWER TYPE RAMBUS DRAM
    低電力型ラムバスDRAM - 特許庁
  • BATTERY BACKUP SYSTEM FOR DRAM
    DRAMのバッテリ・バックアップ・システム - 特許庁
  • An array of DRAM memory cell is connected to a plurality of sense amplifiers.
    DRAMメモリセルのアレイは複数のセンス増幅器に接続される。 - 特許庁
  • MANUFACTURE OF DRAM CAPACITOR
    DRAMコンデンサの製造方法 - 特許庁
  • a unit of weight, called dram
    ドラムという,質量の単位 - EDR日英対訳辞書
  • METHOD FOR MANUFACTURING DRAM DEVICE
    DRAM装置の製造方法 - 特許庁
  • MANUFACTURING METHOD OF DRAM CAPACITOR
    DRAMキャパシタの製造方法 - 特許庁
  • DRAM WITH AUTOMATIC REFRESH FUNCTION
    自動リフレッシュ機能付DRAM - 特許庁
  • DRAM AND ITS MANUFACTURE
    DRAM及びその製造方法 - 特許庁
  • REFRESH CONTROL CIRCUIT FOR DRAM
    DRAMのリフレッシュ制御回路 - 特許庁
  • DRAM (DYNAMIC RANDOM ACCESS MEMORY) AND ITS OPERATION METHOD
    DRAM(DynamicRandomAccessMemory)及びその動作方法 - 特許庁
  • When write requests arrive (28) and a DRAM 20 is not filled (30), write-in data is written in the DRAM (32).
    書き込みコマンドが到着し(28)、DRAM20が満杯になっていない場合(30)、書き込みデータをDRAMに書き込む(32)。 - 特許庁
  • CONTROL OF SYNCHRONOUS DRAM
    同期式DRAMの制御方法 - 特許庁
  • DYNAMIC RANDOM ACCESS MEMORY (DRAM)
    ダイナミック・ランダム・アクセス・メモリ(DRAM - 特許庁
  • POWER SUPPLY CONTROL SYSTEM FOR DRAM AND ELECTRONIC APPARATUS HAVING THE DRAM
    DRAMの電源制御システムおよびDRAMを有する電子機器 - 特許庁
  • MEMORY SYSTEM AND DRAM CONTROLLER
    メモリシステムおよびDRAMコントローラ - 特許庁
  • DRAM CONTROLLER AND MEMORY SYSTEM
    DRAMコントローラおよびメモリシステム - 特許庁
  • METHOD FOR DESIGNING DRAM MICROCELL
    DRAMマイクロセルの設計方法 - 特許庁
  • DETECTION AMPLIFIER FOR DRAM, CONTROL METHOD THEREOF, AND DRAM
    DRAM用検出増幅器及びその制御方法並びにDRAM - 特許庁
  • DRAM AND ITS MANUFACTURING METHOD
    DRAMおよびその製造方法 - 特許庁
  • MANUFACTURE OF DRAM CELL CAPACITOR
    DRAMセルキャパシタの製造方法 - 特許庁
  • DRAM CELL HAVING CERAMIC CAPACITOR
    磁器コンデンサを有するDRAMセル - 特許庁
  • MANUFACTURE OF DRAM CELL CAPACITOR
    ダイラムセルキャパシタ及び製造方法 - 特許庁
  • MANUFACTURE OF DRAM STORAGE NODE
    DRAMストレージノードの製造方法 - 特許庁
  • DRAM CIRCUIT AND ITS OPERATING METHOD
    DRAM回路とその動作方法 - 特許庁
  • DRAM AND ITS REFRESH METHOD
    DRAMおよびそのリフレッシュ方法 - 特許庁
  • DRAM FOR HIGH-SPEED DATA ACCESS
    高速データアクセスのためのDRAM - 特許庁
  • CLUTCH DRAM RING GROOVE MOLDING METHOD
    クラッチドラムのリング溝成形方法 - 特許庁
  • DRAM CELL AND ITS FABRICATING METHOD
    DRAMセル及びその製造方法 - 特許庁
  • FASTER INITIALIZATION OF DRAM MEMORY
    DRAMメモリのより高速な初期化 - 特許庁
  • DRAM (DYNAMIC/RANDOM ACCESS MEMORY) CELL
    DRAM(ダイナミック・ランダム・アクセス・メモリ)セル - 特許庁
  • To shorten a test time when plural DRAM circuits incorporated in a LSI is tested and to transfer read-out data of plural DRAM circuit at high speed.
    LSI に搭載された複数のDRAM回路をテストする際のテスト時間を短縮したり、複数のDRAM回路の読み出しデータを高速に転送させる。 - 特許庁
  • BIAS SENSING IN DRAM SENSE AMPLIFIER
    DRAMセンス増幅器のバイアスセンシング - 特許庁
  • CLOCK CONTROL CIRCUIT FOR RAM BUS DRAM
    ラムバスDRAMのクロック制御回路 - 特許庁
  • the world's largest manufacturer of 64-megabit DRAMs
    64 メガビット DRAM の世界最大のメーカー - 研究社 英和コンピューター用語辞典
  • She has not one dram of learning.
    彼女には学問が少しもない. - 研究社 新英和中辞典
  • To reduce a time for a test by reducing the number of addresses in the case of testing a DRAM etc.
    DRAM等のテスト時のアドレス数を減らしてテスト時間を短縮する。 - 特許庁
  • 1-TRANSISTOR TYPE DRAM DRIVING METHOD
    1−トランジスタ型DRAM駆動方法 - 特許庁
  • There are four memory sets, two sets thereof are internal SRAM, other two sets thereof are external DRAM, and a completely random access is carried out at 100 MHz of maximum speed in each external DRAM memory set.
    4つのメモリセットが存在し、2つが内部SRAM、他の2つが外部DRAMとなり、外部DRAMメモリセットでは完全なランダムアクセスを最高100MHzの速度で行える。 - 特許庁
  • In this DRAM mixed-loading ASIC, a DRAM core 12, and a BIST circuit 15 for inspecting the DRAM core 12 are built into a DRAM macro 2.
    本発明によるDRAM混載ASICでは,DRAMマクロ2に,DRAMコア12と,そのDRAMコア12を検査するBIST回路15とが組み込まれている。 - 特許庁
  • DRAM REFRESH CONTROL CIRCUIT AND DRAM INCORPORATING REFRESH CONTROL CIRCUIT
    DRAMリフレッシュ制御回路およびリフレッシュ制御回路を内蔵したDRAM - 特許庁
  • To suppress increase in a test vector making time and increase in a test time, when an evaluation test of a DRAM core circuit incorporated in a DRAM mixed logic LSI is performed by unnecessitating an exclusive test vector for each DRAM core circuit being an object of evaluation.
    DRAM混載ロジックLSI に内蔵するDRAMコア回路の評価テストを行う場合に、評価対象となるDRAMコア回路毎に専用のテストベクタを必要としなくなり、テストベクタ作成時間の増大やテスト時間の増大を抑制する。 - 特許庁
  • DRAM CONTROLLER AND CONTROL METHOD
    DRAM制御装置及び制御方法 - 特許庁
  • DRAM MEMORY HAVING COMMON PRECHARGER
    共通プリチャージャを有するDRAMメモリ - 特許庁
  • DRAM CELL AND METHOD FOR FORMING THE SAME
    DRAMセルおよびその形成方法 - 特許庁
  • DRAM CIRCUIT AND ITS CONTROL METHOD
    DRAM回路およびその制御方法 - 特許庁
  • DRAM CELL IMPROVED IN SOFT ERROR RESISTANCE
    ソフト・エラー耐性を高めたDRAMセル - 特許庁
  • METHOD OF DRIVING 1-TRANSISTOR TYPE DRAM
    1−トランジスタ型DRAM駆動方法 - 特許庁
<前へ 1 2 3 4 5 6 7 8 9 10 11 .... 37 38 次へ>

例文データの著作権について

  • 研究社 新英和中辞典
    Copyright (c) 1995-2026 Kenkyusha Co., Ltd. All rights reserved.
  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.
  • EDR日英対訳辞書
    Copyright © National Institute of Information and Communications Technology. All Rights Reserved.