「dRAM」を含む例文一覧(1880)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 37 38 次へ＞- DRAM AND MEMORY PAGE OPERATING METHOD THEREFOR
ＤＲＡＭおよびそのメモリページ作動方法 - 特許庁 - CONTROL METHOD FOR REFRESH-OPERATION OF DRAM
ＤＲＡＭのリフレッシュ動作の制御方法 - 特許庁 - DRAM DEVICE AND ITS SENSING METHOD
ＤＲＡＭ装置及びそれのセンシング方法 - 特許庁 - To solve the problem that a system hangs up since while contents of a DRAM are expected to be held, a main program in the DRAM is executed to cause an unexpected operation if part of the contents of the DRAM is broken owing to noise or if a holding mode of the DRAM can not be entered normally because of limitation of hardware.
ノイズが発生してDRAMの内容が一部破壊されたり、ハードウェアの制限で正常にDRAMの保持モードに移行できなかった場合に、保持されていることを期待してDRAM上のメインプログラムを実行してしまうと予期せぬ動作を引き起こし、システムがハングアップしてしまう。 - 特許庁 - STACKED DRAM AND ITS MANUFACTURE
スタックド型ＤＲＡＭ及びその作製方法 - 特許庁 - DRAM CELL CAPACITOR AND MANUFACTURE THEREOF
ＤＲＡＭセルキャパシタ及びその製造方法 - 特許庁 - 100 lumma equal 1 dram in Armenia
アルメニアで100ルマーは、1ドラムと同等である - 日本語WordNet - CAPACITORLESS DRAM AND MANUFACTURING METHOD THEREFOR
キャパシタレスＤＲＡＭ及びその製造方法 - 特許庁 - To prevent misoperations of a DRAM gain cell.
ＤＲＡＭゲインセルの誤動作を防止する。 - 特許庁 - DRAM DIAGNOSTIC DEVICE, METHOD, AND PROGRAM
ＤＲＡＭ診断装置、方法及びプログラム - 特許庁 - DRAM CELL DEVICE AND MANUFACTURING METHOD THEREFOR
ＤＲＡＭセル装置およびその製造方法 - 特許庁 - To provide a two phase pre-charge circuit coping with quality request for a low power DRAM element and a cancel circuit for current at the time of standby of short circuit of a DRAM element constituted by combining the circuits.
低パワーDRAM素子に対しての品質要求に応じる二相プリチャージ回路、及び該回路を組み合わせてなるDRAM素子ショート待機時電流のキャンセル回路を提供する。 - 特許庁 - MANUFACTURE OF STACK-LIKE CAPACITOR FOR DRAM
ＤＲＡＭ用スタック状コンデンサの製造法 - 特許庁 - When the disk is not rotated and a flash memory 22 is not filled (38), data is destaged to the flash memory from the DRAM (40), and write request is satisfied using the DRAM (32).
ディスクが回転していない場合で、フラッシュメモリ22が満杯でない場合(38)、DRAMからフラッシュメモリにデータをデステージし(40)、DRAMを使用して書き込み要求を満足させる(32)。 - 特許庁 - METHOD OF MANUFACTURING MERGED DRAM WITH LOGIC DEVICE
ロジック併合ＤＲＡＭ素子の製造方法 - 特許庁 - METHOD FOR REFRESHING DRAM AND MICROCONTROLLER
ＤＲＡＭのリフレッシュ方法及びマイクロコントローラ - 特許庁 - A resistor 9 limits the driving force of the buffer circuit so as to attain the relation that the driving force of a DRAM and a read/write circuit to the DRAM is stronger than that of the buffer circuit.
抵抗９はDRAMおよびDRAMに対する読み書き回路の駆動力がバッファ回路のそれより強い関係となるようにバッファ回路の駆動力を制限する。 - 特許庁 - SEMICONDUCTOR MEMORY CHIP AND DRAM MEMORY CHIP
半導体メモリチップおよびＤＲＡＭメモリチップ - 特許庁 - WRITE/READ CIRCUIT FOR DRAM MEMORY
ＤＲＡＭメモリ用の書き込み／読み出し回路 - 特許庁 - DRAM CAM CELL PROVIDED WITH HIDDEN-REFRESH
隠れリフレッシュを備えたＤＲＡＭＣＡＭセル - 特許庁 - DRAM CELL ARRAY AND METHOD OF MANUFACTURING IT
ＤＲＡＭセルアレイおよびその製造方法 - 特許庁 - LOW POWER DRAM AND ITS DRIVING METHOD
低電力ＤＲＡＭ及びその駆動方法 - 特許庁 - APPARATUS AND METHOD FOR CONTROLLING DRAM
ＤＲＡＭの制御装置および制御方法 - 特許庁 - NONVOLATILE DRAM AND ITS DRIVING METHOD
不揮発性ＤＲＡＭ及びその駆動方法 - 特許庁 - IMPROVED METHOD FOR DRAM CELL MANUFACTURE
ＤＲＡＭセル製造のための改良方法 - 特許庁 - CONTROL DEVICE OF SYSTEM USING DRAM AND CONTROL METHOD OF SYSTEM USING DRAM
ＤＲＡＭを用いたシステムの制御装置およびＤＲＡＭを用いたシステムの制御方法 - 特許庁 - SEMICONDUCTOR CIRCUIT, SEMICONDUCTOR DEVICE, DRAM DEVICE, AND METHOD OF USING DRAM DEVICE
半導体回路、半導体装置及びＤＲＡＭ装置並びにＤＲＡＭ装置の使用方法 - 特許庁 - In the DRAM region, a resist film 23 corresponding to the gate electrode of DRAM is formed.
ＤＲＡＭ領域に、ＤＲＡＭのゲート電極に対応するレジスト膜２３を形成する。 - 特許庁 - To improve data transfer efficiency concerning DRAM while executing refreshing of the DRAM.
ＤＲＡＭのリフレッシュを実行しつつ、ＤＲＡＭに係るデータ転送効率を向上する。 - 特許庁 - In this refresh control method of a graphics memory provided with a memory cell array 50 which is separated into a frame buffer area 40 performing a screen refresh operation and a DRAM refresh data storage area 42 performing a DRAM refresh operation, the memory array of the DRAM refresh data storage area 42 other than the frame buffer area 40 is refreshed in accordance with a DRAM refresh control signal REF.
スクリーンリフレッシュ動作を行うフレームバッファ領域４０とDRAMリフレッシュ動作を行うDRAMリフレッシュデータ貯蔵領域４２に分離されたメモリセルアレイ５０を具備したグラフィックメモリ装置のリフレッシュ制御方法であって、DRAMリフレッシュ制御信号ＲＥＦに応じてフレームバッファ領域４０を除いたDRAMリフレッシュデータ貯蔵領域４２のメモリセルアレイをリフレッシュする。 - 特許庁 - DRAM ACCESS TRANSISTOR AND METHOD FOR FORMING THE SAME
ＤＲＡＭアクセス・トランジスタ及び形成方法 - 特許庁 - The DRAM memory included in the sense amplifier may be embedded in the integrated circuit with other circuits.
センス増幅器に組み込んだDRAMメモリを集積回路で他の回路と共に埋め込んでもよい。 - 特許庁 - MANUFACTURE OF DRAM CAPACITOR DIELECTRIC FILM
ＤＲＡＭキャパシタ誘電体膜の製造方法 - 特許庁 - A DRAM is formed on an SOI substrate.
ＤＲＡＭをＳＯＩ基板上に形成する。 - 特許庁 - DRAM MEMORY ACCESS CONTROL TECHNIQUE AND MEANS
ＤＲＡＭメモリアクセス制御手法、および手段 - 特許庁 - To reduce power consumption of a DRAM and to enable reducing read delay as probability.
DRAMの消費電力を低減させ、読み出し遅延を確率的に低減できるようにする。 - 特許庁 - SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE INCORPORATING DRAM
ＤＲＡＭ搭載半導体集積回路装置 - 特許庁 - Like regular SDRAM, DDR DRAM transfers its commands and addresses on the rising edge of the clock, but ...
通常のSDRAMと同様DDR DRAMはそのコマンドとアドレスをクロックの立ち上がり端で転送するが、... - コンピューター用語辞典 - Page mode DRAM essentially accesses a row of RAM without having to continually respecify the row.
ページモードDRAMは本来RAMの１行にアクセスし, その行を継続的に再指定する必要はない. - コンピューター用語辞典 - The DRAM controller 115 and the DRAM 212 are connected by a data transmission communication line 211.
ＤＲＡＭコントローラ１１５とＤＲＡＭ２１２とはデータ伝送通信線２１１により接続される。 - 特許庁 - DRAM REFRESH SYNCHRONOUS TYPE MEMORY DOUBLING DEVICE
ＤＲＡＭリフレッシュ同期式メモリ二重化装置 - 特許庁 - The data processor includes a plurality of a DRAM (1)9 and a DRAM (2)10, and not a program but only data are developed in the DRAM (1)9.
複数のＤＲＡＭ（１）９、ＤＲＡＭ（２）１０を設け、このうちＤＲＡＭ（１）９にはプログラムを展開せず、データのみが展開される。 - 特許庁 - MANUFACTURE OF LOWER ELECTRODE IN DRAM CAPACITOR
ＤＲＡＭコンデンサ—の下部電極の製造方法 - 特許庁 - MANUFACTURE OF LOWER ELECTRODE OF DRAM CAPACITOR
ＤＲＡＭコンデンサの下部電極の製造方法 - 特許庁 - DRAM DEVICE AND ITS REFRESH CONTROLLING METHOD
ＤＲＡＭ装置及びそのリフレッシュ制御方法 - 特許庁 - OUTPUT CURRENT CONTROL CIRCUIT FOR LAMBUS DRAM
ランバスＤＲＡＭの出力電流制御回路 - 特許庁 - HDD HAVING BOTH DRAM AND FLUSH MEMORY
ＤＲＡＭおよびフラッシュメモリを有するＨＤＤ - 特許庁 - A semiconductor device comprises a DRAM 30, a cache memory 14 for retaining data of the DRAM 30, a CPU 12 connected with a bus 11, and a DRAM control circuit 16 connected between the bus 11 and DRAM 30 and performs access control to the DRAM 30 according to the access instruction transmitted from the bus 11.
半導体装置は、DRAM３０と、このDRAM３０のデータを保持するためのキャッシュメモリ１４と、バス１１に接続されたCPU１２と、バス１１とDRAM３０との間に接続され、バス１１から送られてくるアクセス指示に従い、DRAM３０に対してアクセス制御を行うDRAM制御回路１６とを備えている。 - 特許庁 - The DRAM 16 stores the thumbnail pictures.
そのサムネイル画像はＤＲＡＭ１６に格納される。 - 特許庁 - ANTI-FUSE CIRCUIT FOR POST PACKAGE DRAM REPAIR
ポストパッケ—ジＤＲＡＭリペアのためのアンチヒュ—ズ回路 - 特許庁
