「etching method」を含む例文一覧(6852)
＜前へ 1 2 .... 126 127 128 129 130 131 132 133 134 .... 137 138 次へ＞- To provide an electron emitting electrode having a sharp projection and suitable for a purpose requiring large emission current such as an X-ray generating device by a simple manufacturing method which does not require etching in the separation process from a die, or does not require bonding of a support substrate for reinforcement to the electrode produced or the like.
鋭利な突起を有し、Ｘ線発生装置などエミッション電流の多い用途に適した電子放出電極を、型からの剥離工程でエッチングを必要としない、作製した電極に補強のための支持基板を接着する必要がない等、簡単な製造方法で提供できるようにすることを目的とする。 - 特許庁 - To improve product yield and quality of a liquid-crystal display panel by, related to a method for manufacturing a liquid-crystal display panel, decreasing the number of processes, especially for exposure process, for improved productivity and lower manufacturing cost while occurrence of transistor defect related to an etching stopper part is suppressed.
本発明の液晶ディスプレイパネルの製造方法は、第１に、工程数、特に露光工程数を低減することにより、生産性を向上させ、以て製造コストを下げることにあり、第２に、エッチングストッパー部に関連するトランジスタ不良の発生を抑え、液晶ディスプレイパネルの製品歩留り及び品質の向上を図ることにある。 - 特許庁 - To provide an resist ink for forming a resist pattern using a direct resist drawing system for achieving smaller number of resist pattern forming steps, sufficient etching resistance of the resist pattern, and a satisfactory manufacturing yield and required manufacturing time for a conductor pattern, and provide a method for manufacturing a conductor pattern and a printed wiring board using the ink.
レジストパターンの形成工程が少なく、レジストパターンの耐エッチング性が十分で、導体パターンの製造歩留まりや製造所要時間が満足のいく、レジスト直描方式を用いたレジストパターン形成用レジストインクを提供し、それを用いたレジストパターン、導体パターン、プリント配線板の製造方法を提供する。 - 特許庁 - In the etching method and apparatus, which immerses a substrate into a chemical to dissolve unwanted thin film and ejecting a cleaning solution from a nozzle above a liquid surface of the chemical, when the substrate is moved up to clean the substrate, prior to dried and deposition of particles on the surface of the substrate, thus reducing particle deposition.
不要薄膜を溶解する薬液に基板を浸漬させた後、基板を上昇させる時に薬液の液面上部のノズルから洗浄液を吐出することにより、パーティクルが基板表面に乾燥固着する前に洗浄することでパーティクル付着を低減するエッチング方法及びエッチング装置。 - 特許庁 - To the hydrophilization method for a metallic surface, a first stage in which a metallic surface is subjected to chemical etching treatment accompanied by film deposition and a second stage in which the film deposited on the metallic surface is chemically removed are applied to roughen the metallic surface, and after that, a hydrophilic film is deposited on the metallic surface.
金属表面に皮膜形成を伴う化学エッチング処理を行う第一工程と、金属表面に形成された該皮膜を化学的に除去する第二工程とを施すことによって金属表面を粗面にし、その後該金属表面に親水性皮膜を形成させる金属表面の親水化処理方法である。 - 特許庁 - This method comprises a step for forming a low dielectric constant insulating film 5 on a semiconductor substrate 1, a step for forming a resist pattern 6 on the low dielectric constant insulating film, a step for etching the low dielectric constant insulating film 5 with the resist pattern as a mask, and a step for peeling the resist pattern 6 by plasma treatment with ammonium ions.
半導体基板１上に低誘電率絶縁膜５を形成する工程と、低誘電率絶縁膜上にレジストパターン６を形成する工程と、レジストパターンをマスクとして低誘電率絶縁膜をエッチングする工程と、アンモニウムイオンによるプラズマ処理によってレジストパターン６を剥離する工程と、を備えている。 - 特許庁 - The upper surface 10 side of the substrate 1 is polished at the same time when etching it by a mechanical polishing method, so that the part of the sheet metal layer 4 and the metal plating layer 5 which is formed on the upper surface 10 of the substrate 1 is polished and removed, resulting in forming through-hole electrodes 3 and 3 in the through-holes 2 and 2 of the substrate 1.
その後、基板１の上面１０側を化学的機械的ポリッシング法によってエッチングと同時に研磨を行い、シートメタル層４及び金属めっき層５のうち基板１の上面１０に形成された部分を研磨除去し、スルーホール電極３，３を基板１のスルーホール２，２に形成する。 - 特許庁 - To provide a method of manufacturing a nitride semiconductor crystal capable of separating the nitride semiconductor crystal from a dissimilar substrate by dissolving a buffer layer in a short time by etching selectively even when using a material having a small dissolving rate difference from that of the nitride semiconductor crystal.
窒化物半導体結晶との溶解速度差が小さい材料からなるバッファ層を用いた場合であっても、選択的エッチングにより短時間でバッファ層を溶解させて、窒化物半導体結晶を異種基板から分離可能とすることができる、窒化物半導体結晶の製造方法を提供すること。 - 特許庁 - This method for manufacturing the three-dimensional hollow structure comprises at least a step of partially forming a porous area in a silicon substrate, a step of forming a silicon layer on the substrate forming the porous area and of partially forming the porous area in the silicon layer, and a step of forming a hollow area by removing the porous area by etching.
シリコン基体中に部分的に多孔質領域を形成する工程、前記多孔質領域を形成した基体上にシリコン層を形成し、前記シリコン層中に部分的に多孔質領域を形成する工程、及び前記多孔質領域をエッチング除去して中空領域を形成する工程を少なくとも有する。 - 特許庁 - To provide a manufacturing method of a printed wiring board which can perform a surface treatment of a resin surface without using a hazardous oxidizing agent, and can ensure an adhesion property between a plating metal and the smoothly conditioned resin surface capable of avoiding the etching accuracy failure caused by its surface roughness and variation of its conductor thickness.
有害な酸化剤を使用しなくとも樹脂表面の表面処理を行うことができ、表面の粗さおよび導体厚のばらつきに起因するエッチング精度不良が回避され、樹脂表面が平滑状態でめっき金属との密着性を確保することができるプリント配線板の製造方法の提供。 - 特許庁 - To solve a problem of deterioration of transistor characteristics that a in a method for manufacturing a semiconductor device which carries out a self-aligning contact technique, if an offset insulation film, a side wall insulation film, an etching stopper film and the like are formed with a silicon nitride film, there occurs piercing into a substrate made of boron with hydrogen generated when a film is formed.
自己整合コンタクト技術を行う半導体装置の製造方法において、オフセット絶縁膜、サイドウォール絶縁膜、エッチングストッパ層等を窒化シリコン膜で形成すると、成膜時に発生した水素によって、ホウ素の基板への突き抜けが生じ、それによって、トランジスタ特性を劣化させていた問題の解決を図る。 - 特許庁 - To provide a method of producing a plate-shaped precision metal component, e.g. a metal mask such as a vapor deposition mask by which level difference caused by swelling owing to plating does not occur, deterioration in the accuracy of etching is not caused, and a base material is not eroded and thus can be repeatedly reutilized.
メッキによる盛り上がりによる段差が生じることのない、エッチングの精度悪化を伴わない、母材を侵食することなく繰り返して再利用することが出来る、蒸着マスク等のメタルマスク等のプレート状の精密金属部品の製造方法を提供することが本発明の目的である。 - 特許庁 - To obtain a polysiloxane which can give a radiation-sensitive resin composition having a high transparency to light of a wavelength of 193 nm or shorter and being highly sensitive, and excellent in dry etching resistance, developability, adhesion to a substrate, or the like, to provide a method for producing the same, and to obtain a radiation-sensitive resin composition containing the polysiloxane.
１９３ｎｍ以下の波長において透明性が高く、高感度であり、かつドライエッチング耐性、現像性、基板への接着性等にも優れた感放射線性樹脂組成物を与えるポリシロキサン、該ポリシロキサンの製造方法、および該ポリシロキサンを含有する感放射線性樹脂組成物を提供する。 - 特許庁 - A method of manufacturing a semiconductor device includes steps of: ozone water treating a Cu film retained on the insulating film between the wires to an oxidized Cu after the chemical mechanical polishing; and removing, by etching, the oxidized Cu with inorganic acid or organic acid treating.
本発明の半導体装置の製造方法においては、化学機械研磨の後、配線間絶縁膜上に残留したＣｕ膜をオゾン水処理により酸化Ｃｕとし、次に無機酸または有機酸処理によりこの酸化Ｃｕをエッチング除去することにより、配線間ショートの発生を未然に防止する。 - 特許庁 - To provide a method for manufacturing a semiconductor device, having through holes arranged in a matrix form connected to the respective cells and formed by photolithography and etching, by which the dimensional variances in the diameters of the through holes in the outer peripheral cell region and in the internal cell region of a mat comprising the cells can be decreased.
行列をなして配置された各セルに接続するスルーホールが、フォトリソグラフィとエッチングにより形成される半導体装置の製造方法であって、各セルからなるマットの外周セル領域と内部セル領域におけるスルーホール径の寸法バラツキを低減することのできる半導体装置の製造方法を提供する。 - 特許庁 - The pattern forming method comprises: a step of forming a coating to be etched; a step of forming a plurality of mask patterns on an upper layer of the coating by corresponding to regions being desirable to be left as a plurality of patterns; and a step of forming patterns of the coatings by performing etching treatment by using a plurality of mask patterns as masks.
本発明に係るパターン形成方法は、被エッチング膜を成膜する工程と、複数のパターンとして残したい領域に対応して被エッチング膜の上層に複数のマスクパターンを形成する工程と、複数のマスクパターンをマスクとして、エッチング処理を行うことにより被エッチング膜のパターンを形成する工程とを備える。 - 特許庁 - To provide a mask matching method for preventing reduction in matching accuracy between patterns formed of different masks when there is displacement between a mask pattern formed in a first place and a crystal orientation of a base board when forming the patterns on the monocrystal base board by using the different masks by anisotropic wet etching.
単結晶基板上に異方性ウエットエッチングにより異なるマスクを用いてパターンを形成する場合、最初に形成されたマスクパターンと基板の結晶方位とでずれがある場合、異なるマスクで形成されたパターン間の合わせ精度が低下することを防止するマスク合わせ方法を提供する。 - 特許庁 - The manufacturing method of the present invention includes, for example, the steps of: forming a conductor film on a material substrate; forming the contact electrode 13 and a pre-driving electrode from the conductor film; and forming the driving electrode 15 thinner than the electrode 13 by subjecting the pre-driving electrode to etching.
本発明の製造方法は、例えば、材料基板上に導体膜を形成する工程と、当該導体膜からコンタクト電極１３およびプレ駆動電極を形成する工程と、プレ駆動電極に対してエッチング処理を施して、電極１３より薄い駆動電極１５を形成する工程とを含む。 - 特許庁 - To provide an optical recording medium in which cross-write is suppressed by suppressing spread of heat and a track pitch is greatly reduced as compared with the conventional one, and to provide a method for manufacturing the medium at a low cost, with which photo-lithography used for manufacturing semiconductor equipment and etching work using a vacuum apparatus are not needed.
熱の拡がりを抑制することによりクロスライトを抑制し、トラックピッチを従来品よりも大幅に縮小した光記録媒体の提供、及び、半導体装置の製造で用いられるフォトリソグラフィーや、真空装置を用いるエッチング加工などを行わないで済む、前記媒体の安価な製造方法の提供。 - 特許庁 - The processing method of substrate for removing a resist layer 3 and a polymer layer 5 form a substrate W following etching comprises a first step for rendering the surface part 6 of a resist layer 3 and a polymer layer 5 existing on a substrate W to be hydrophilic, and a second step for subsequently removing the resist layer 3 and the polymer layer 6 with a processing liquid.
エッチング後の基板Ｗからレジスト層３およびポリマー層５を除去する基板処理方法であって、基板Ｗ上に存在するレジスト層３およびポリマー層５の表面部分６を親水性にする第１工程と、その後処理液によりレジスト層３およびポリマー層６を除去する第２工程とを具備する。 - 特許庁 - To provide a method of manufacturing a semiconductor device, which, in the case where an InP-based device is formed with a sacrificial layer in between, is capable of obtaining better device characteristics than those in the case where an AlAs single layer is used as the sacrificial layer, and which avoids the risk that the device layer is etched during etching of the sacrificial layer.
犠牲層を介してＩｎＰ系のデバイスを形成したときに、犠牲層としてＡｌＡｓ単層を用いたときのデバイス特性よりも良好なデバイス特性を得ることができ、かつ、犠牲層をエッチングする際に、デバイス層もエッチングされてしまう虞のない半導体デバイスの製造方法を提供する。 - 特許庁 - To provide an efficient processing method and its device that realize uniform processing without bluntness of the pattern border area and can perform plural pattern processing at the same time in implementing deposition processing or etching processing of prescribed patterns using the focusing ion beam device.
本発明の目的課題は、集束イオンビーム装置を用いて所定パターンのデポジション加工またはエッチング加工を施す場合に、パターン境界領域の鈍りが出ない均一な加工を実現し、複数のパターン加工を同時に実行出来る効率的な加工方法並びにその装置を提供することである。 - 特許庁 - Moreover, the method for manufacturing the substrate for the magnetic recording medium including a coring step of obtaining a plurality of doughnut-shaped substrates having an outer diameter ≤65 mm by coring a monocrystalline silicon wafer having a diameter 150 to 300 mm subjected to the heat history and/or etching at least onc times or more is provided.
また、本発明は、一回以上の熱履歴及び／又はエッチングを経た直径１５０ｍｍ以上で３００ｍｍ以下の単結晶シリコンウェハをコア抜き加工して外径６５ｍｍ以下の複数のドーナツ状基板を得るコア抜き工程を含んでなる磁気記録媒体用基板の製造方法を提供する。 - 特許庁 - Furthermore, an etching process to the single crystal silicon layer 10b of a substrate which requires a long time, and film deposition of the piezoelectric material layer 34 by a hydrothermal crystallization method are performed simultaneously, by which time required for one process is shortened, and improvement in production efficiency and reduction in manufacturing cost are attained.
更に、長時間を要する基板の単結晶シリコン層１０ｂに対するエッチング処理と水熱合成法による圧電体層３４の成膜とを同時に行うことで、一方の工程に要する時間を短縮することが可能となり、生産効率の向上と製造コストの削減とを図ることができる。 - 特許庁 - A method for manufacturing a semiconductor device includes; a resist pattern forming step of forming a resist pattern by forming a resist film on a surface to be processed, with the resist composition, exposing and developing the resist film; and a patterning step of patterning the surface to be processed, by etching through the resist pattern as a mask.
本発明の半導体装置の製造方法は、被加工表面上に本発明のレジスト組成物を用いてレジスト膜を形成した後、露光し、現像することによりレジストパターンを形成するレジストパターン形成工程と、該レジストパターンをマスクとしてエッチングにより前記被加工表面をパターニングするパターニング工程とを含む。 - 特許庁 - To provide a manufacturing method of a semiconductor element capable of preventing overlap of a doped region by cell channel ion implantation with a junction region by source/drain ion implantation and damage of a substrate in isotropic etching for formation of a valve pattern of a valve-shaped recess, improving refreshing characteristics of the element, and stabilizing a process.
セルチャネルイオン注入によるドーピング領域とソース／ドレインイオン注入による接合領域とのオーバーラップ、及び、バルブ型リセスのバルブパターン形成のための等方性エチング時の基板の損傷を防止し、素子のリフレッシュ特性の改善及び工程の安定化が可能な半導体素子の製造方法を提供すること。 - 特許庁 - In a roughening device of a substrate for a solar battery wherein the tray for mounting a plurality of substrates for a solar battery is arranged in order to roughen surfaces of the plurality of substrates collectively by using a dry etching method, pads for fixing the substrates which are smaller than the substrates for the solar battery are arranged on the tray.
複数枚の太陽電池用基板の表面をドライエッチング法で一括して粗面にするために複数枚の太陽電池用基板を載置するトレイを設けた太陽電池用基板の粗面化装置において、前記トレイ上に前記太陽電池用基板より小さい基板固定用パッドを設けた。 - 特許庁 - To provide a method of manufacturing a semiconductor device having a trench gate structure, which is capable of removing a trench forming mask material by etching while protecting a gate insulating film and making cells finer than that in a case where a trench gate electrode is set T-shaped in cross section.
トレンチゲート構造を有する半導体装置の製造方法において、ゲート絶縁膜を保護しながらトレンチ形成用のマスク材をエッチング除去することができ、かつ、トレンチゲート電極の断面をＴ字形状とした場合よりも、セルを微細化することができる半導体装置の製造方法を提供することを目的とする。 - 特許庁 - That is, a micro crystal defect existing in the surface layer part of the silicon wafer is actualized to be counted, by etching the silicon wafer surface selectively after forming the nitride film on the silicon wafer surface, in this method of inspecting the crystal defect in the surface layer part of the silicon wafer of the present invention.
すなわち、本発明は、検査対象シリコンウェハ表面に窒化膜を形成した後、該シリコンウェハ表面を選択エッチングすることによりシリコンウェハ表層部に存在する微小な結晶欠陥を顕在化させて計数することを特徴とするシリコンウェハ表層部結晶欠陥検査方法である。 - 特許庁 - In a method of manufacturing a semiconductor device, a base layer and flattened film are removed by photolithography and etching around a predetermined region 70, and there is formed a protrusion 51 that not only includes the predetermined region 70 but also has a side surface which is curved or twisted along structures 62, 64 viewed from the thickness direction of the base layer.
フォトリソグラフィ及びエッチングによって、基体層及び平坦化膜を所定領域７０の周囲において除去し、所定領域７０を含むと共に、基体層の厚み方向から見て、構造物６２，６４に沿うように湾曲又は屈曲した側面を有する凸状部５１を形成する。 - 特許庁 - The method is provided with a process of introducing gas containing fluorinated silicon-based gas whose F/Si ratio is larger than 0 and smaller than 4 to a vacuum container with gas containing HBr, gas containing O_2 and gas containing NF_3 and/or SF_6 for etching a single crystal silicon film 1 with an insulation film 8 of a prescribed pattern as a mask.
真空容器中に、ＨＢｒを含有するガス、Ｏ_２を含有するガス、ＮＦ３及び／又はＳＦ_６を含有するガスとともに、Ｆ／Ｓｉ比が０を超えて４未満であるフッ化シリコン系ガスを含有するガスを導入し、所定パターンの絶縁膜８をマスクとして、単結晶シリコン膜１をエッチングする工程を備える。 - 特許庁 - In the frequency adjustment method for the SAW chip 110 to adjust the frequency characteristic of the SAW chip 110, resulting from forming an electrode 112 to a crystal substrate 111, the frequency is adjusted by etching an electrode which forms the face of the SAW chip 110 with a mixed gas of an inert gas and oxygen gas.
水晶基板１１１に電極１１２を形成したＳＡＷチップ１１０の周波数特性を調整するＳＡＷチップ１１０の周波数調整方法において、ＳＡＷチップ１１０における電極形成面を、不活性ガスと酸素ガスの混合ガスによってエッチングすることにより周波数調整を行う。 - 特許庁 - The sample preparing method includes the process for forming an island-like structure by applying groove processing to a substrate, the process for applying isotoropic etching processing to the island-like structure to form needle-like bodies and the process for forming an analyzing target at least to the leading end parts of the needle-like bodies in a film-like state.
本発明の試料の作製方法は、基板に溝加工を施す事により島状構造体を形成する工程と、前記島状構造体に等方性エッチング処理を施し針状体を形成する工程と、前記針状体の少なくとも先端部に分析対象を膜状に形成する工程と、を備える。 - 特許庁 - In a method of cleaning the reaction vessel of an epitaxial growth device, vapor-phase etching by gas including hydrogen chloride is performed for cleaning within the reaction vessel of an epitaxial growth device; and then the temperature of a susceptor within the reaction vessel is set between 400°C and 800°C, to circulate a gas including silane within the reaction vessel.
エピタキシャル成長装置の反応容器内を、塩化水素を含むガスで気相エッチングしてクリーニングした後に、さらに前記反応容器内のサセプタの温度を４００℃以上８００℃以下にしてシランを含むガスを前記反応容器内に流通することを特徴とするエピタキシャル成長装置の反応容器のクリーニング方法。 - 特許庁 - The method comprises a process for coating an uneven wafer surface with a photoresist layer, to cover the undesirable characteristics in the structure of the wafer for coating to a uniform height and for obtaining the substantially flat upper surface of the photoresist layer; and a process for etching the photoresist 40, having substantially the same rate and an insulating layer 30.
第１に、凸凹なウェーハ表面上にフォトレジスト層を塗布してウェーハの望ましくない構造的特徴を覆って均一な高さにコーティングし、実質的に平坦なフォトレジスト層の上部表面を得る工程と、第２に、実質的に同率にフォトレジスト４０および絶縁層３０をエッチングする工程と、から成る。 - 特許庁 - The method for manufacturing an integrated circuit device according to an embodiment comprises the steps of: etching a metal member by using a gas containing halogen; forming a silicon oxide film so as to cover an etched surface of the metal member, without exposing the etched metal member to the atmosphere; and removing the silicon oxide film.
実施形態に係る集積回路装置の製造方法は、ハロゲンを含むガスを用いて金属部材をエッチングする工程と、エッチングされた前記金属部材を大気に曝すことなく、前記金属部材のエッチング面を覆うようにシリコン酸化膜を形成する工程と、前記シリコン酸化膜を除去する工程と、を備える。 - 特許庁 - In the method of manufacturing semiconductor, after forming a metal interconnection layer 100 on a substrate 10, and after flattening the surface of the layer 100, an insulative stopper film 16 superior to etching resistance is formed on the surface of the layer 100, and sequentially a new metal wiring layer 200 is formed on the film 16.
基板１０上に金属配線層１００を形成した後、その金属配線層１００表面を平坦化した後、その金属配線層１００表面に耐エッチング性に優れた絶縁性のストッパー膜１６を成膜してからそのストッパー膜１６上に新たな金属配線層２００を順次形成する。 - 特許庁 - This method comprises a step for forming an element separating film which demarcates the active region and the field region by forming a trench in a specified region on a semiconductor substrate, and then burying an insulating film; and a step for etching the semiconductor substrate in the active region into a specified depth, so that the surface becomes a curved surface.
半導体基板上の所定の領域にトレンチを形成した後、絶縁膜を埋め込むことにより、アクティブ領域とフィールド領域を画定する素子分離膜を形成する段階と、前記アクティブ領域の半導体基板を所定の深さにエッチングするが、表面が曲面となるようにエッチングする段階とを含む。 - 特許庁 - To provide a method of manufacturing semiconductor device by which the influence of damages given to a low-k film by a dry etching plasma used for forming via holes or wiring grooves or ashing performed for peeling a photoresist can be eliminated at the time of forming metallic wiring of Cu, etc., by burying the wiring in the low-k film.
Ｌｏｗ−ｋ膜にＣｕなどの金属配線を埋め込み形成する際に、ビアホールや配線溝を形成するためのドライエッチング用プラズマあるいはフォトレジストを剥離するためのアッシングによって受けるＬｏｗ−ｋ膜に対するダメージの影響をなくした半導体装置の製造方法を提供する。 - 特許庁 - For the method of manufacturing the semiconductor element, more specifically, a technique is disclosed in which a reflection preventing film containing silicon is formed, and then, coating of a hard mask layer and an etching processes are executed only once by performing an O_2 plasma process to simplify processes, thereby reducing time and cost.
本発明は半導体素子の製造方法に関し、より詳しくはシリコンが含まれた反射防止膜を形成した後、Ｏ_２プラズマ工程を行なうことによりハードマスク層のコーティング及び食刻工程は１回のみ行なうようにして工程を単純化させ、時間及び費用を低減させる技術を示す。 - 特許庁 - The method for forming a reticle includes a process of providing a reticle blank having a quartz layer, attenuation phase change layer and metal layer, a process of coating the reticle blank with a resist, a process of patterning the resist into a plurality of levels, and a process of etching the reticle blank in accordance with the multilevel resist pattern.
本発明のレチクル形成方法は、石英層、減衰位相変化層および金属層を有するレチクルブランクを提供する工程と、該レチクルブランクをレジストで覆う工程と、該レジストを複数レベルにパターンニングする工程と、該マルチレベルレジストパターンに従って該レチクルブランクをエッチングする工程とを包含する。 - 特許庁 - In this method for manufacturing the lithographic printing plate support, the lithographic printing plate support is obtained by performing an electrochemical surface roughening process using alternating current in an aqueous solution 14 containing at least, nitric acid, aluminum nitrate and sulfuric acid and an etching process in an aqueous alkali solution, to an aluminum plate 11 in that order.
アルミニウム板１１に、少なくとも、硝酸、硝酸アルミニウムおよび硫酸を含有する水溶液中１４での交流電流を用いた電気化学的粗面化処理、および、アルカリ水溶液中でのエッチング処理をこの順に施し、平版印刷版用支持体を得る、平版印刷版用支持体の製造方法。 - 特許庁 - A silicon oxide film 5 is accumulated in a HDP-CVD method, and continuously a polysilicon film 6 is accumulated in the thickness, in which the polysilicon film 6 in a region over a projecting part region is removed in a first CMP process, meanwhile the polysilicon film 6 in a recessed part region remains, and further the polysilicon film 6 functions as a mask of etching process in the later stage.
ＨＤＰ−ＣＤＶ法によるシリコン酸化膜５の堆積に続いて、第１のＣＭＰ処理時に凸部領域の上部領域のポリシリコン膜６が除去され、凹部領域のポリシリコン膜６が残存し、かつポリシリコン膜６が後段のエッチング処理のマスクとして機能する膜厚でポリシリコン膜６を堆積する。 - 特許庁 - In the method for manufacturing the uneven substrate for forming the uneven structure by dipping the crystal semiconductor substrate 1 in an alkaline solution containing a surfactant and etching the surface of the substrate, an adhesive 2 is adhered in a dotted manner on the surface of the substrate 1 before dipping the substrate 1 in the alkaline solution.
界面活性剤を含むアルカリ性溶液中に結晶系半導体基板１を浸漬し、該基板の表面をエッチングすることによって凹凸構造を形成する凹凸基板の製造方法において、前記基板１をアルカリ性溶液中に浸漬する前に、基板１の表面に点状に粘着剤２を付ける。 - 特許庁 - On an n-type clad layer 11 of a thickness of T2 which is mode of a C component, quantum dots 1 mode of an A component are formed in a cylindrical shape of a diameter Dqd and height Tqd in a form of being embedded in a matrix made of a D component by a lithography or etching method with the size, position, and distribution density being controlled.
Ｃ成分からなる厚さＴ２の１１ｎ型クラッド層の上に、Ｄ成分からなる、２マトリックス中に埋った形態で、Ａ成分からなる１量子ドットを、リソグラフィ法およびエッチング法を用いて、直径Ｄ_qd、高さＴ_qdの円柱体の形状で、サイズ、位置および分布密度を制御して形成する。 - 特許庁 - The manufacturing method of semiconductor device comprises a process (a) for forming the organic reflection preventing film 10 on the surface of a semiconductor substrate 1, a process (b) for applying organic solvent 11 on the surface of semiconductor substrate 1 to effect washing by wet etching the surface of the organic reflection preventing film 10, and a process (c) for forming a resist film 12 after the process (b).
半導体基板１の表面に有機反射防止膜１０を形成する工程（ａ）と、半導体基板１の表面に有機溶剤１１を塗布し有機反射防止膜１０の表面をウエットエッチング洗浄する工程（ｂ）と、工程（ｂ）の後、レジスト膜１２を形成する工程（ｃ）とを含む。 - 特許庁 - In addition, since the manufacturing method is based on such a unique idea that thermocouples are not combined, but many thermocouples are produced by patterning a sheet obtained by sticking different kinds of conductive materials to each other by etching, the semiconductor technology can be applied and fine thermocouples can be mass-produced inexpensively with a high productive efficiency.
さらに、熱電対を組み立てるのではなく、異なる導電性材料を貼り合わせたシートから多数の熱電対をエッチングでパターン化するという独特の発想に基づいているため、半導体技術を応用でき、微細な熱電対を高い生産効率と低いコストで大量に生産できる。 - 特許庁 - Further the photonic crystal can be manufactured by a method for providing cavities of similar shapes concentric to the in-plane direction by lithography and etching in multiple layer films having a periodic refractive-index structure in a lamination direction or by a method for providing a periodic refractive-index structure of the in-plane and lamination directions by self cloning on a base of a similar shape concentric to the in-plane direction.
また、本フォトニック結晶は、積層方向の屈折率周期構造を有する多層膜に対して、リソグラフィとエッチングにより面内方向の同心的な相似形状の空洞を設ける方法、または、面内方向の同心的な相似形状を形成したベース上に、自己クローニングにより面内方向と積層方向の屈折率周期構造を設ける方法で製造することができる。 - 特許庁 - To provide a method for manufacturing a semiconductor device wherein the problems are prevented such as a short circuit, an adhesion failure, and focus deviation etc., due to over-etching of wiring because the areas of overlapping regions for connection are randomly different, in a method for forming fine wiring which is a test pattern and wide leads connected to it on a semiconductor substrate by double exposure using two masks.
テストパターンである微細配線とそれに繋がる幅広の引き出し配線とを２枚のマスクを用いた２重露光により半導体基板上に形成する方法において、繋ぎ合わせるオーバーラップ領域の面積がランダムに異なっていたため発生していた、配線のオーバーエッチングにより短絡、密着性不良、フォーカスずれ等の諸問題を発生させない半導体装置の製造方法を提供する。 - 特許庁 - The method for manufacturing the transparent conductive film has the process of forming at least one undercoat layer on one surface or each of both surfaces of a transparent film base material, the process of forming the transparent conductive layer on the undercoat layer by a sputtering method, the process of etching the transparent conductive layer to keep patternized, and the process of annealing and crystallizing the patternized transparent conductive layer.
透明なフィルム基材の片面または両面に、少なくとも１層のアンダーコート層を形成する工程、前記アンダーコート層上に、スパッタリング法により透明導電体層を形成する工程、前記透明導電体層を、エッチングしてパターン化する工程、および前記パターン化された透明導電体層をアニール化処理して結晶化させる工程を有することを特徴とする透明導電性フィルムの製造方法。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
