「interlayer structure」を含む例文一覧(438)
＜前へ 1 2 3 4 5 6 7 8 9 次へ＞- Since each wiring layer 83 is provided between a second interlayer insulating film 84 and a first interlayer insulating film 82, the portion on each wiring layer 83 rises in a ridge structure and the portion (sections between each of wiring layers 83) on the first interlayer insulating film 82 is recessed in a furrow structure on the surface of the second interlayer insulating film 84.
第２層間絶縁膜８４と第１層間絶縁膜８２との間には各配線層８３が設けられているため、第２層間絶縁膜８４表面において、各配線層８３上の部分は畝状に盛り上がり、第１層間絶縁膜８２上の部分（各配線層８３間の部分）は畝合い状に窪んでいる。 - 特許庁 - To provide a semiconductor device in the structure capable of decreasing the aspect ratio of a contact hole penetrating an interlayer insulating film.
層間絶縁膜を貫通するコンタクトホールのアスペクト比を小さくできる構造の半導体装置を提供する。 - 特許庁 - To meet both requirements of strength enhancement in a wiring structure, and dielectric constant reduction in an interlayer insulating film.
配線構造における強度の向上と層間絶縁膜の低誘電率化との両立を図れるようにする。 - 特許庁 - To provide a method for formation of wiring structure by which an interlayer insulating film having a low specific inductive capacity can be formed by adopting an ordinary resist process.
通常のレジストプロセスを採用して、比誘電率が低い層間絶縁膜を形成できるようにする。 - 特許庁 - Fuse elements 2a, 2b of a damascene structure and a bonding pad 2c are formed within an interlayer insulating film 1.
層間絶縁膜１内にダマシン構造のヒューズ素子２ａ、２ｂ及びボンディングパッド２ｃが形成されている。 - 特許庁 - To provide a manufacturing method of an electronic component mounting structure in which an interlayer insulating film on a semiconductor chip is easily flattened in the electronic component mounting structure having a structure in which the semiconductor chip and the like are embedded in the interlayer insulating film on a base substrate.
半導体チップなどがベース基板上の層間絶縁膜に埋設された構造を有する電子部品実装構造において、半導体チップ上の層間絶縁膜が容易に平坦化されて形成される電子部品実装構造の製造方法を提供する。 - 特許庁 - To provide a wiring structure where an inter-wiring capacity is reduced while keeping a mechanical strength or breakdown voltage of an interlayer insulation film, in an interlayer insulation film including a low permittivity insulating material.
低誘電率絶縁材料を含む層間絶縁膜において、層間絶縁膜の機械的強度や耐圧を維持しつつ配線間容量を低減した配線構造を提供する。 - 特許庁 - To provide a circuit board having a double side structure or a multilayer structure which has high density and an excellent wiring housing function and achieves stable interlayer electrical connection.
高密度で高い配線収容性を備え、層間の電気的接続が安定した両面あるいは多層構造の回路基板を提供する。 - 特許庁 - Also, the c axis length in a zinc oxide crystal structure of the interlayer 30 is longer than that in a zinc oxide crystal structure of the semiconductor layer 20.
又、中間層３０の酸化亜鉛結晶構造におけるｃ軸長は、半導体層２０の酸化亜鉛結晶構造におけるｃ軸長よりも長い。 - 特許庁 - A semiconductor device has a multilayer interconnection structure with two or more multilayer interconnections 2, 5 respectively formed in interlayer films 1, 4, and a hollow structure is formed by a spacial part 3 in a part of the interlayer film between the upper and lower interconnections 2, 5.
二つ以上の多層配線２，５が各々の層間膜１，４に形成された多層配線構造を有する半導体装置であって、上下配線２，５間の層間膜４の一部に空間部３を形成して中空構造とした。 - 特許庁 - A multilayer flexible wiring board is made ino a structure not providing the interlayer adhesive layer 30 (i.e., a structure providing a portion 29 where the interlayer adhesive layer is not provided) on a connection part (connection area with another circuit board 50) 40 of the multilayer flexible wiring board.
多層フレキシブル配線基板の接続部（他の回路基板５０との接続エリア）４０上において、層間接着剤層３０を設けない構造（つまり、層間接着剤層が設けられない部分２９を設ける構造）とする。 - 特許庁 - Thereafter, while preventing the photodiode from being exposed, an opening is formed by sequentially etching the second interlayer structure of the part opposed to the photodiode, the etching stopping film pattern and the first interlayer insulating structure.
その後、前記フォトダイオードが露出しないようにしながら、前記フォトダイオードと対向する部位の前記第２層間絶縁構造物、エッチング阻止膜パターン及び第１層間絶縁構造物を順次エッチングして開口部を形成する。 - 特許庁 - To provide a semiconductor device of a transistor structure having a first interlayer insulating film, a first wiring layer, a second interlayer insulating film and a second wiring layer on a semiconductor substrate, which can prevent disconnection of electrode wiring at an interface between the first and second interlayer insulating films at the time of making a contact hole in the interlayer insulating films to form the transistor structure.
半導体基板上にトランジスタ構造、第１層間絶縁膜、第１配線層、第２層間絶縁膜、第２配線層を有する半導体装置において、第１及び第２層間絶縁膜にコンタクト孔を形成し電極構造を作成する際、層間絶縁膜界面での電極断線を防ぐ半導体装置およびその製造方法を提供する。 - 特許庁 - To provide an interlayer connecting structure in which sufficient conductivity and productivity are compatible and a method for manufacturing the same.
十分な導電性と生産性とを両立した層間接続構造を，その製造方法とともに提供すること。 - 特許庁 - To provide an interlayer connection structure which realizes both sufficient conductivity and productivity, together with its manufacturing method.
十分な導電性と生産性とを両立した層間接続構造を，その製造方法とともに提供すること。 - 特許庁 - To obtain a semiconductor device of a damascene structure, having highly reliable interlayer connection holes and the manufacturing method of the device.
高信頼性の層間接続孔を有するダマシーン構造の半導体装置及びその製造方法を提供する。 - 特許庁 - The contact holes are formed and the scattering structure on a surface of the interlayer film is obtained by one sheet of the photomask in this manner.
これにより一枚のフォトマスクでコンタクトホール形成と層間膜表面に凹凸を有する散乱構造とができる。 - 特許庁 - To eliminate a process for flattening an interlayer insulating film of a semiconductor device having an STI structure and its manufacturing method.
ＳＴＩ構造を備えた半導体装置及びその製造方法において層間絶縁膜の平坦化工程をなくす。 - 特許庁 - First, a first interlayer insulating structure is formed with a non-transparent film on a substrate with photodiode formed thereon.
まず、フォトダイオードが形成されている基板上に不透明膜を有する第１層間絶縁構造物を形成する。 - 特許庁 - A texture structure can be obtained by dry etching of a second interlayer dielectric 19 using the residue 20b as the mask.
この残渣２０ｂをマスクとして第２層間絶縁層１９をドライエッチングすることでテクスチャー構造を得ることができる。 - 特許庁 - Thereby, the formation of contact holes and the dispersion structure having irregularity on a interlayer film surface are realized from one sheet of photomask.
これにより一枚のフォトマスクでコンタクトホール形成と層間膜表面に凹凸を有する散乱構造とができる。 - 特許庁 - A manufacturing method of a wiring structure forms a nitride layer 111 by nitrifying an exposed surface of an interlayer insulating layer 102 of a wiring 105a.
配線１０５ａの層間絶縁膜１０２における露出面を窒化することで、窒化層１１１を形成する。 - 特許庁 - INTERLAYER CONNECTION STRUCTURE OF MULTILAYER INTERCONNECTION BOARD, MANUFACTURING METHOD AND LAND SECTION FORMATION METHOD OF FLEXIBLE PRINTED CIRCUIT BOARD
多層配線基板の層間接続構造及びフレキシブルプリント基板の製造方法並びにこの基板のランド部形成方法 - 特許庁 - An etching stopping film pattern is formed at a part opposed to the photodiode on the first interlayer insulating structure.
前記第１層間絶縁構造物上で前記フォトダイオードと対向する部位にエッチング阻止膜パターンを形成する。 - 特許庁 - To provide a semiconductor device which has an interlayer film structure of low permittivity and where very accurate damascene wiring can be formed.
高精度なダマシン配線形成が可能で低誘電率の層間膜構造を有する半導体装置を提供する。 - 特許庁 - In this wiring structure where a wiring layer is embedded in an interlayer insulation film, the interlayer adjoining to a wiring layer has a three-layer structure consisting of a diffusion prevention film, a porous insulation film and a cap film, and the cap film is made of SiOC or SiO_2.
層間絶縁膜に配線層が埋め込まれた配線構造において、配線層に隣接する層間絶縁膜が、拡散防止膜、多孔質絶縁膜、およびキャップ膜の３層構造からなり、キャップ膜がＳｉＯＣまたはＳｉＯ_２からなる。 - 特許庁 - To provide a method of manufacturing a high breakdown voltage semiconductor element which is improved in adhesion between an interlayer insulating film of the high breakdown voltage semiconductor element and a metal film formed on the interlayer insulating film, and a structure thereof.
高耐圧半導体素子の層間絶縁膜とその上層に形成される金属膜との密着性を向上させた高耐圧半導体素子の製造方法及びその構造を提供する。 - 特許庁 - In the semiconductor device having the multilayer interconnection structure, a non-porous film (303) is applied only to an interlayer insulating film, directly under a wiring (310), and porous films are applied to the other interlayer insulating films.
多層配線構造を有する半導体装置において、配線（３１０）の直下の層間絶縁膜にのみ非ポーラス膜（３０３）を適用し、その他の層間絶縁膜はポーラス膜を適用する。 - 特許庁 - In the structure, the interlayer film 10 comprises silicon oxide for at least a portion in contact with the protective film 12, and the protective film 12 comprises polyimide for at least a portion in contact with the interlayer film 10.
この構造において、層間膜１０は、少なくとも保護膜１２と接する部分が酸化シリコンからなり、保護膜１２は、少なくとも層間膜１０と接する部分がポリイミド樹脂からなる。 - 特許庁 - To provide a displacement angle measuring unit that can be easily mounted to a structure, dispenses with any complex configuration, or the like, and can continuously measure the interlayer displacement angle of the structure.
構造物に簡単に取り付けることができ、複雑な構成など必要なく、継続的に構造物の層間変位角を測定できる変位角測定装置を提供する。 - 特許庁 - To provide a pad structure which prevents damage caused by wire bonding for an interlayer insulating film and a transistor which are located right beneath the a pad.
パッド直下の相間絶縁膜およびトランジスタに対しワイヤボンドによるダメージ防止が可能なパッド構造を提供する。 - 特許庁 - The interlayer insulating film 12 formed on the semiconductor substrate 2 has a laminated structure of a plurality of first insulation films 13.
半導体基板２上に形成される層間絶縁膜１２は、複数の第１絶縁膜１３の積層構造を有している。 - 特許庁 - STRUCTURE OF EVALUATING INSULATION RELIABILITY OF INTERLAYER CONNECTION CIRCUIT PART OF PRINTED WIRING BOARD, AND METHOD OF EVALUATING THE INSULATION RELIABILITY
プリント配線板層間接続回路部の絶縁信頼性評価構造体及びその絶縁信頼性評価試験方法 - 特許庁 - Preferably, the interlayer insulating film 50 has a laminated structure of the organic resin film 51 and a first inorganic insulating film 52.
層間絶縁膜５０は、有機樹脂膜５１および第１無機絶縁膜５２の積層構造を有していることが好ましい。 - 特許庁 - To provide a practical manufacturing technology for effectively reducing interlayer coupling in a magnetoresistive multilayer film structure.
磁気抵抗多層膜の構造において層間結合を効果的に低減させることができる実用的な製造技術を提供する。 - 特許庁 - An interlayer insulating film 11 is formed with a thermosetting resin between each conductive wiring layer 12, forming a multilayer structure.
多層に形成される各導電配線層１２の間に設けられる層間絶縁膜１１を熱硬化性樹脂で形成する。 - 特許庁 - MULTILAYER WIRING BOARD, SUBSTRATE THEREFOR, MANUFACTURING METHOD OF THEM, AND VIA STRUCTURE FOR INTERLAYER CONDUCTION OF SUBSTRATE THEREFOR
多層配線板、多層配線板用基材およびそれら製造方法、および多層配線板用基材の層間導通用ビア構造 - 特許庁 - The contact holes are formed and scattering structure having the irregularity on a surface of the interlayer film is obtained by one sheet of the photo mask in this manner.
これにより一枚のフォトマスクでコンタクトホール形成と層間膜表面に凹凸を有する散乱構造とができる。 - 特許庁 - To provide a method for producing a storage material having a nanoporous carbon structure with an expanded interlayer distance compared to a conventional graphite.
層面間距離が通常のグラファイトよりも拡大されたナノポーラス炭素構造を有する吸蔵材料の製造方法を提供。 - 特許庁 - To provide a method of forming interlayer connection structure by which a metallic layer having a uniform thickness and an interlayer connection material having a uniform height can be formed easily and inexpensively on a core substrate, double-sided wiring board for lamination, etc., with high connection reliability, and to provide an interlayer connection structure and a multilayered wiring board formed by the method.
コア基板や積層用両面配線基板などに対し、簡易かつ低コストに、厚みが均一な金属層と高さの均一な層間接続体とを形成することができ、しかも接続の信頼性が高い層間接続構造の形成方法、及び当該方法で形成された層間接続構造及び多層配線基板を提供する。 - 特許庁 - To provide a method of manufacturing a printed circuit board which assures excellent interlayer connection reliability and includes a higher density multilayer structure manufactured at a lower cost.
層間接続信頼性に優れ、高密度且つ低コストの多層構造を有するプリント基板の製造方法を提供すること。 - 特許庁 - The pad structure being connected with a conductive region in a semiconductor integrated circuit (not shown) is formed on an interlayer insulating film 10.
図示しない半導体集積回路内部の導電領域と接続されるパッド構造は、層間絶縁膜１０上に形成される。 - 特許庁 - To provide a structure improving upper strain in a laminated glass having an interlayer of non-uniform thickness.
非均等厚さの中間膜を有する合わせガラスにおいて、上部の歪みを改善することができる構造を提供することを課題とする。 - 特許庁 - The surface of the interlayer isolation film 50 is washed by means of immersing a structure shown in Figure 5 in the ammonia hyperhydration for 60 seconds.
図５に示した構造を上記アンモニア過水中に６０秒間浸すことにより、層間絶縁膜５０の表面を洗浄する。 - 特許庁 - A metal contact passes through an interlayer dielectric for electrically connected to a metal structure, such as a metal gate electrode 112 in a transistor.
金属コンタクトは、層間誘電体を貫通して、トランジスタの金属ゲート電極１１２などの金属構造と電性接続される。 - 特許庁 - The wiring structure includes a first contact pad 126, a first contact plug 150, spacers 140, and interlayer insulating film patterns 120 and 130.
配線構造物は、第１コンタクトパッド１２６、第１コンタクトプラグ１５０、スペーサー１４０、及び層間絶縁膜パターン１２０、１３０を含む。 - 特許庁 - Then an epitaxial layer is etched by As or P-group etching solution to form an interlayer separating mesa structure (second step).
次いでエピタキシャル層をＡs系またはＰ系のエッチング液を用いてエッチングして素子間分離構造をなすメサを形成する（第２の工程）。 - 特許庁 - To provide a multilayered structure which is excellent in gas barrier property and interlayer adhesiveness, and in which deterioration of the gas barrier property after hot water treatment is inhibited.
ガスバリア性と層間接着性に優れ、かつ熱水処理後のガスバリア性の低下が抑制される多層構造体の提供。 - 特許庁 - To provide a substrate for mounting electronic parts, which has a socket-like structure part whose manufacture is simple and which is superior in reliability although it has structure without a gap in an interlayer connection part.
層間接続箇所に隙間のない構造であるにもかかわらず、製造が簡単でかつ信頼性にも優れたソケット様構造部を持つ電子部品搭載用基板を提供すること。 - 特許庁 - To provide an electro-optic device having a layered structure comprising scanning lines, data lines, switching elements and interlayer films in which a higher transmittance for light in the layered structure is achieved.
走査線、データ線、スイッチング素子、及び層間膜からなる積層構造物を備えた電気光学装置にあって、当該積層構造物における、より高い光の透過率を実現する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
