「interlayer structure」を含む例文一覧(438)
＜前へ 1 2 3 4 5 6 7 8 9 次へ＞- The interlayer film 4, interposed between a conductor film 3 for the floating gate and a conductor film 5 for the control gate, is constituted of a superposed film, having 4-layered structure consisting of a silicon nitride film 4a arranged at the lowermost layer, a silicon oxide film 4b, a silicon nitride film 4c and a silicon oxide film 4d.
浮遊ゲート用の導体膜３と制御ゲート用の導体膜５との間に介在する層間膜４を、最下層にシリコン窒化膜４ａを配置したシリコン窒化膜４ａ、シリコン酸化膜４ｂ、シリコン窒化膜４ｃおよびシリコン酸化膜４ｄからなる４層構造の重ね膜で構成する。 - 特許庁 - First, vapor-phase method carbon fibers having a mean fibrous diameter of 200 nm or less, an aspect ratio of 5 to 500, the interlayer distance of a crystalline structure of 0.340 nm or less, and a thermal conductivity at 25°C of 400 W/(m K) or more, are mixed with an easily graphitized carbide in 0.1 to 20 mass%.
一つは易黒鉛化性炭素化物に平均繊維径が２００ｎｍ以下、アスペクト比が５〜５００、結晶構造の層間距離が０．３４０ｎｍ以下、２５℃における熱伝導率が４００Ｗ／（ｍ・Ｋ）以上である気相法炭素繊維を０．１〜２０質量％混合する。 - 特許庁 - To provide a method of manufacturing a semiconductor device in which a defect of a barrier metal film having a multilayer wiring structure is interpolated with a diffused barrier film by self-formation reaction between Mn of a CuMn layer and an interlayer insulating film, the specific resistance of a Cu layer on the CuMn layer being reduced.
多層配線構造のバリアメタル膜の欠陥を、ＣｕＭｎ層のＭｎと層間絶縁膜との自己形成反応による拡散バリア膜で補間する半導体装置の製造方法において、ＣｕＭｎ層上のＣｕ層の比抵抗を低減する半導体装置の製造方法を提供する。 - 特許庁 - The package substrate has a shape in which bottomed-holes having a plurality of shapes are formed and the interlayer connections are made in a plurality of layer, and also has a structure that the connections are made after a conductive process with only a single process of plating or with thick nonelectrolyte plating or with conductive paste.
複数形状を有する非貫通孔の形状で、少なくとも、その層間接続方法が多段と成る形状を有し、且つその接続方法が導電化後、一回のめっき、或いは、厚付け無電解めっきや導電ペーストにより接続された構造を有するパッケージ基板。 - 特許庁 - To provide a multilayered structure comprising at least a polyester resin layer and a resin layer having a combination of adhesive and gas-barrier properties, which effectively prevents delamination from occurring even in a two-step blow molding process, and excels in appearance characteristics, interlayer adhesion and functionality.
少なくともポリエステル樹脂層、及び接着性兼ガスバリヤー性樹脂層から成る多層容器において、２段ブロー成形法によっても層間剥離の発生が有効に抑制され、外観特性、層間接着及び機能性に優れた多層構造体を提供することである。 - 特許庁 - The ferroelectric storage element having the structure covering at least a part of the ferroelectric thin film (4) and further covering an interlayer insulation film of BPSG(boron phosphorous silicate glass) small in the diffusion coefficient of hydrogen is provided by the lamination of Ti (9), the oxidation films (8) and (8').
また、水素を吸蔵するＴｉ（９）と酸化膜（８）および（８’）の積層で強誘電体薄膜（４）の少なくとも一部を覆い、さらに水素の拡散係数が小さいＢＰＳＧ（boron phosphorus silicate glass）（１２）の層間絶縁膜で覆う構造を有する強誘電体記憶素子を提供する。 - 特許庁 - The interlayer film contains a thermoplastic resin, a plasticizer and a light-absorbing agent having a thiophenyl group-having anthraquinone structure, wherein the content of the light-absorbing agent is 0.003-0.007 pt.wt. based on 100 pts.wt. of the thermoplastic resin.
熱可塑性樹脂と、可塑剤と、チオフェニル基を有するアントラキノン構造を有する光吸収剤とを含有する合わせガラス用中間膜であって、前記熱可塑性樹脂１００重量部に対する前記光吸収剤の含有量が０．００３〜０．００７重量部である合わせガラス用中間膜。 - 特許庁 - The photosensitive resin composition for an interlayer insulation film of a semiconductor device comprises (A) an alkali-soluble polyamic acid having a structure represented by a general formula (1), (B) a photopolymerizable compound having a urethane bond and an ethylenically unsaturated group in a molecule, and (C) a photopolymerization initiator.
（Ａ）下記一般式（１）で表される構造を有するアルカリ可溶性のポリアミック酸と、（Ｂ）分子内にウレタン結合及びエチレン性不飽和基を有する光重合性化合物と、（Ｃ）光重合開始剤と、を含む、半導体素子の層間絶縁膜用感光性樹脂組成物。 - 特許庁 - The package structure of the semiconductor device comprises a semiconductor chip 1 having a semiconductor element and an electrode pad 2, and a protection layer 3 having a wiring 5 structuring an electric circuit on one surface and a plurality of interlayer connection bodies 4 penetrated from the specific position to the other surface.
半導体素子及び電極パッド２を有する半導体チップ１と、一方の面に電気回路を構成する配線５を有してその所定の位置から他方の面に貫通する複数の層間接続体４を有する保護層３からなる半導体装置のパッケージ構造。 - 特許庁 - To provide a semiconductor element of dual-damascene interconnection structure, and manufacturing method of the element, in which there is solved the problem that a contact hole is not opened, and there is suppressed the problem that the permittivity of an interlayer insulation film is increased through use of an etching block layer so that the parasitic capacitance is in creased.
コンタクトホールが開口されないという問題が解決でき、しかもエッチング阻止層を用いることにより、層間絶縁膜で誘電率が高くなって寄生キャパシタンスが増加するという問題が抑えられるデュアルダマシン配線構造の半導体素子及びその製造方法を提供する。 - 特許庁 - A method for manufacturing a device of this kind includes the steps for adding the layers successively, one layer at a time, such that the layers form a staggered structure, and for providing one or more layers with at least one electrical contact pad for linking to one or more interlayer edge connectors.
この種の装置を製造する方法は、複数の層がジグザク構造を形成するように１度に１層を連続的に前記複数の層に付加する工程と、１以上の層に少なくとも１電気接触パッドを設けて１以上の中間層エッジ・コネクタに連結させる工程を備えている。 - 特許庁 - For example, slip characteristic of a finger surface is designed such that the rotation center comes to the midpoint by providing a concentric irregular shape on the interlayer part of the skin member having multi-layer structure provided at the tip end part of the finger, and applying the directional characteristic to the shear elasticity of the skin member.
例えば、フィンガの先端部に設けられた多層構造の皮膚部材の層間部に同心円状の凹凸形状を設け、皮膚部材のせん断弾性に方向特性を持たせることによって、回転中心がフィンガの先端部の中央に来るようフィンガ表面のすべり特性を設計する。 - 特許庁 - To provide a means by which a heat-shielding ceramic film having a columnar structure caused by the cracks in the thickness direction is efficiently and surely deposited on a surface of a heat-resistant component used under severe conditions at low cost, and the interlayer delamination caused by the heat shock is sufficiently prevented.
苛酷な条件下で使用される耐熱部品の表面に、厚み方向の割れによる柱状組織を有する熱遮蔽セラミック皮膜を低コストで能率よく確実に形成し、熱衝撃による界面剥離に対する充分な防止効果を発揮させる手段を提供する。 - 特許庁 - The semiconductor device has a metal-insulating film-semiconductor (MIS) structure wherein the deuterium-element concentration is not smaller than 1×10^19/cm^-3 present near such films or layers formed in a semiconductor device as a semiconductor substrate, a gate insulating film, an interlayer insulating film, a wiring layer, and a protective insulating film.
半導体基板とゲート絶縁膜、層間絶縁膜、配線層、保護絶縁膜等の半導体装置に形成される膜又は層の界面近傍での重水素元素濃度が1x10^19cm^-3以上であることを特徴とする金属−絶縁膜−半導体（MIS）構造を有する半導体装置。 - 特許庁 - Then, the iridium oxide film 135, the iridium film 133 and the titanium nitride film 131 are etched into a prescribed shape, and the local wiring 130 of a three-layer structure is formed from the upper electrode of the ferroelectric capacitor 120 exposed from the contact hole to the second interlayer insulating film 143.
そして、この酸化イリジウム膜１３５と、イリジウム膜１３３と、窒化チタン膜１３１とを所定形状にエッチングし、コンタクトホールから露出した強誘電体キャパシタ１２０の上部電極上から第２層間絶縁膜１４３上にかけて３層構造の局所配線１３０を形成する。 - 特許庁 - To provide a wiring structure and a manufacturing method thereof that can improve reliability of an interlayer connection between multi-layer wires by using partial reflection from a through hole plug upon exposure, increasing the width of a wiring groove on the through-hole by self-matching, and securing a connection margin between the through-hole and the wiring groove.
露光時にスルーホールプラグからの局所的反射を利用して、自己整合的にスルーホール上の配線溝幅を大きくして、スルーホールと配線溝との接続マージンを確保して多層配線間の縦接続の信頼性を向上させた配線構造とその製造方法を提供する。 - 特許庁 - The first and the second interlayer insulating films 13 and 14 for insulating the top and bottom layers of a semiconductor layer 1a constitute a multilayer structure comprising PSG films 13a and 14a, a semiconductor layer 1a, and NSG films 13b and 14b formed in between the PSG films 13a and 14a.
半導体層１ａの下層及び上層を絶縁する第１，第２層間絶縁膜１３，１４を、ＰＳＧ膜１３ａ，１４ａと、半導体層１ａとＰＳＧ膜１３ａ，１４ａとの間に形成されたＮＳＧ膜１３ｂ，１４ｂとを有する多層構造で構成する。 - 特許庁 - A semiconductor device having a metal-insulator-semiconductor (MIS) structure in which each deuterium concentration near interfaces between a semiconductor substrate and a film or a layer formed in the semiconductor device such as a gate insulation film, an interlayer insulation film, a wiring layer and a protective insulation film is 1x1019 cm-3 and over.
半導体基板とゲート絶縁膜、層間絶縁膜、配線層、保護絶縁膜等の半導体装置に形成される膜又は層の界面近傍での重水素元素濃度が1x1019cm-3以上であることを特徴とする金属−絶縁膜−半導体（MIS）構造を有する半導体装置。 - 特許庁 - To provide a semiconductor apparatus having a wiring structure under a bump for reducing the probability of the occurrence of a crack in a semiconductor chip to solve the problem of delamination of interlayer film due to the occurrence of a crack in an LSI wiring layer in a UBM lower layer immediately under the solder bump in an outer periphery of the LSI chip.
ＬＳＩチップ外周の半田バンプ直下のＵＢＭ下層の、ＬＳＩ配線層に、クラックが発生し、層間膜の剥離が発生する問題を解決するため、半導体チップに発生するクラックの確率を低減する、バンプ下の配線構造を有する半導体装置を提供する。 - 特許庁 - The semiconductor device comprises a metal-insulation film-semiconductor (MIS) structure having a heavy hydrogen concentration equal to or more than 1×10^19 cm^-3 in the neighborhood of an interface between a semiconductor substrate and films or layers formed in the semiconductor device such as a gate insulation film, an interlayer insulation layer, and a protective insulation film.
半導体基板とゲート絶縁膜、層間絶縁膜、配線層、保護絶縁膜等の半導体装置に形成される膜又は層の界面近傍での重水素元素濃度が1x10^19cm^-3以上であることを特徴とする金属−絶縁膜−半導体（MIS）構造を有する半導体装置とする。 - 特許庁 - A light-shielding film 2 having a mesh structure in which a light-shielding material 21 is disposed like a mesh is disposed on the main surface of an interlayer insulating film 1 corresponding to the upper portion of an n-type source region 104 and a p-type impurity region 105 which constitute a photodiode PD.
フォトダイオードＰＤを構成するＮ型ソース領域１０４およびＰ型不純物領域１０５の上部に対応する層間絶縁膜１の主面上には、遮光体２１が網目状に配設されて網目状構造を有する遮光膜２が配設されている。 - 特許庁 - In the semiconductor device which does not adopt a SAC structure, a bit contact interlayer film 13, other than the place where a bit line 6 is formed, is removed by etching, and a direct nitride film 19 is then formed all over the upper surface and the side surface of the bit line 6 to cover the bit line 6.
ＳＡＣ構造を採用していない半導体装置に対して、ビット線６が形成されている場所以外のビットコンタクト層間膜１３をエッチング処理により除去した後に、ダイレクト窒化膜１９をビット線６の上面および側面の全面にビット線６を覆うようにして形成する。 - 特許庁 - To provide a single-sided printed wiring board which is excellent in interlayer connection reliability and suitable for efficiently manufacturing a high-density multilayer printed wiring board of IVH structure in high yield, and a manufacturing method thereof for solving troubles attendant on the formation of a viahole by laser processing.
レーザ加工によるビアホール形成に伴う問題点を解消し、ＩＶＨ構造の高密度多層プリント配線板を高い歩留りで効率よく製造するのに好適な層間接続信頼性に優れた片面プリント配線板およびその製造方法を提案すること。 - 特許庁 - The substrate is further provided thereon with storage capacitors (70) electrically connected to the TFTs and the pixel electrodes, shielding layers (400) arranged between the data lines and the pixel electrodes, and interlayer insulating films (43) arranged as a substrate of the pixel electrodes, making a portion of the laminated structure.
この基板上には更に、ＴＦＴ及び画素電極に電気的に接続された蓄積容量（７０）と、データ線及び画素電極間に配置されたシールド層（４００）と、前記画素電極の下地として配置された層間絶縁膜（４３）とが、前記積層構造の一部をなして備えられている。 - 特許庁 - This method for manufacturing the semiconductor device includes a step of forming etching stop films 102 and 104 made of materials having a low dielectric constant at the upper part of a semiconductor substrate 101 in which a predetermined structure is formed, and a step of forming interlayer dielectrics 103 and 105.
及び、ダマシン工程を用いたビアホール及びトレンチエッチング工程において窒化膜または層間絶縁膜より誘電定数が低い物質を用いてエッチング停止膜を形成することにより、キャパシタンスの増加を防止する半導体素子の製造方法を提供すること。 - 特許庁 - In a semiconductor device, having a ferroelectric substance capacitor and a multilayered wiring structure, the ferroelectric substance capacitor and first wiring layer 18 and 19 are formed on an interlayer insulating film 18, so that the film thickness of the ferroelectric substance capacitor is made the same as that of the first wiring layer.
あるいは、強誘電体キャパシタと多層配線構造を有する半導体装置において、層間絶縁膜上に強誘電体キャパシタと第１の配線層１８，１９が形成され、強誘電体キャパシタの膜厚が、上記第１の配線層の膜厚と同一になるように形成される。 - 特許庁 - To prevent a side etching of the interface between layers of metal wiring and to reduce voids occurred when an interlayer insulation film is formed and to stabilize contact resistance even if a contact hole for connection with a metal wiring layered on the insulation film has a borderless structure.
積層構造の金属配線界面のサイドエッチング発生を防止して、層間絶縁膜成膜時のボイドを抑制すると共に、その上層のメタル配線との接続のためのコンタクトホールがたとえボーダレス構造であっても、コンタクト抵抗を安定化させることを目的とする。 - 特許庁 - In more detail, trenches 134 are formed along the external periphery of the light-receiving section 4 on interlayer insulating films 92, 96 and 100 below Al layers 94, 98 and 102 laminated on the wiring structure layer 90, the Al layers are embedded in the trenches to form a plug 136 extending along the periphery.
具体的には、配線構造層９０に積層される各Ａｌ層９４，９８，１０２の下の層間絶縁膜９２，９６，１００に受光部４の外周に沿ってトレンチ１３４を形成し、これらトレンチに各Ａｌ層を埋め込んで、周に沿って延在するプラグ１３６を形成する。 - 特許庁 - This semiconductor device has an embedded-wiring structure, and a third interlayer insulation film 6b provided in the periphery of a first embedded metal wiring 15 is formed out of a silicon carbide film, whose film quality is improved by projecting on it a gas plasma which contains nitrogen ions and ammonia ions.
この半導体装置は、埋め込み配線構造を有しており、埋め込まれる第一の金属配線１５の周囲に設けられる第三の層間絶縁膜６ｂが、窒素イオンおよびアンモニアイオンを含むガスプラズマが照射されて膜質改善されたシリコン炭化膜によって形成されている。 - 特許庁 - The method comprises the step of providing the substrate (12) comprising cobalt or a cobalt-chromium alloy: an interlayer (16) consisting essentially of at least one of hafnium, manganese, niobium, palladium, zirconium, titanium, or alloys or combinations thereof; and the porous tantalum structure (10).
本方法は、コバルトまたはコバルトクロム合金を含む基板（１２）と、必須的にハフニウム、マンガン、ニオブ、パラジウム、ジルコニウム、チタンのうち少なくとも１つ若しくはそれらの合金またはそれらの組み合わせからなる中間層（１６）と、多孔性のタンタル構造体（１０）と、を用意する段階を備える。 - 特許庁 - The multilayer printed wiring board 10 having such structure as disclosed above results in forming a plurality of function elements such as a resistor and the like between a plurality of first laminated insulating portions 11 by forming the interlayer connection portion 23 between the first insulating portions 11a and the first insulating portions 11b.
このような構成の多層プリント配線板１０によれば、第一絶縁部１１ａと第一絶縁部１１ｂとの間に層間接続部２３を形成することで、積層された複数の第一絶縁部１１の間に、抵抗体などの機能素子を形成することができる。 - 特許庁 - To provide a semiconductor device having a sidewall structure for reducing failure such as void when an interlayer insulating film is formed even if the clearance between a sidewall formed at the sidewall portion of the gate electrode of an MISFET and the sidewall of an adjacent MISFET is narrow, and to provide its fabrication process.
ＭＩＳＦＥＴのゲート電極の側壁部に形成されるサイドウォールと、隣接するＭＩＳＦＥＴのサイドウォールとの間隔が狭くても、層間絶縁膜の形成時にボイド等の不良を低減させるためのサイドウォールの構造を有する半導体装置及びその製造方法を提供する。 - 特許庁 - The support of the electrode pad by the structure can prevent addition of large stress to components under the electrode pad during bonding, thereby preventing destruction of a transistor such as deformation of fine wiring pattern and breaking even if an interlayer insulating film having a relatively low mechanical strength is used in a portion of the multilayer wiring structure.
この構造物により電極パッドが支持されているため、ボンディングを行った際に電極パッドの下方に存在する構成要素に大きなストレスが加わるのを防止することができ、多層配線構造の一部に、機械的強度が比較的弱い層間絶縁膜を用いた場合であっても、微細な配線パターンの変形や断線等、トランジスタの破壊等を防止することができる。 - 特許庁 - Particularly, the insulation coating layer is formed by being protrusively dotted on a surface of the upper substrate or the lower substrate on the side laminated and stuck on the inter-substrate connection sheet, and the area of the opening of the inter-substrate connection sheet is formed larger than that of the opening of the upper substrate, thereby this multilayer circuit board having a cavity structure and a full-thickness IVH structure having high interlayer connection reliability can be manufactured.
特に、絶縁被膜層は、上側基板または下側基板の基板間接続シートと積層接着する側の面に凸状に点在して形成され、基板間接続シートの開口部の面積を上側基板の開口部の面積より大きく形成することにより、キャビティ構造および高い層間接続信頼性を備えた全層ＩＶＨ構造を有する多層の回路基板を製造することができる。 - 特許庁 - The active material comprises micropores which can provide capacity of electric double layer to interlayer of a carbon material, by forming a graphite oxide structure bounded to an oxygen in a part or all of interlayers of the carbon material containing an easily graphitized carbon and then removing a part or all of the oxygen in the interlayers.
本発明の活物質は、易黒鉛化炭素を含む炭素物の一部または全部の層間に酸素と結合させた酸化黒鉛構造を形成させてから層間内の酸素の一部または全部を除去することにより炭素物の層間に電気二重層の容量発現が可能な微細空孔を有する。 - 特許庁 - To provide a semiconductor device in which an inexpensive and highly reliable high integrated circuit can be formed by suppressing an excessive facility investment, keeping a high productivity and forming physically and electrically appropriate connection in an interlayer wiring with a multilayer wiring structure using a wiring material made mainly of Cu.
余剰な設備投資を抑制し、かつ高い生産性を保持して、Ｃｕを主成分とする配線材を用いた多層配線構造の配線層間において、物理的、電気的に良好な接続を形成することによって、安価で信頼性の高い高集積回路となる半導体装置とその製造方法を提供する。 - 特許庁 - To provide a semiconductor device which can reduce on-state resistance through a gate electrode (MOS gate) with a trench electrode structure expanding in the depth direction (vertical direction) of a substrate, and can suppress a leak current even if wiring is formed on the surface of the substrate with an interlayer insulating film between, and to provide its manufacturing method.
基板深さ方向（縦方向）に伸長するトレンチ電極構造のゲート電極（ＭＯＳゲート）を通じて、オン抵抗の低減を図りながら、基板表面に層間絶縁膜を介して配線が形成された場合にあっても、リーク電流を抑制することのできる半導体装置およびその製造方法を提供する。 - 特許庁 - To provide a recording and reproducing system of a multilayer structure disk, which reduces the influence of interlayer crosstalk and performs high quality recording and reproduction.
従来の多層光情報記録媒体では、一番奥の情報層の位置は、記録再生光入射側表面からみて０．１mm程度に制限されているため、情報層を複数設けるほど、情報層を隔てる中間層厚みが薄くなり、層間クロストークの影響で記録再生品質が悪化するといった課題が生じる。 - 特許庁 - Thereby, a C surface of a crystal gain stands up along a thickness direction of the layer, and a stacked body with a crystal structure in which an interlayer interface exists is manufactured.
冷却面垂直方向から、溶融された材料を、冷却面に向けて供給するとともに、溶融材料の加速力により溶融材料を冷却面に押し付けつつ一層毎に急冷凝固させて、層の厚さ方向に沿って結晶粒のＣ面が起立し、層間界面が存在する結晶構造の積層体を製造する。 - 特許庁 - The third sub-layer may have a magnetic anisotropy that is less than that of the second sub-layer of each of the magnetic islands and/or may serve as an interlayer, extending between the first sub-layer and the soft magnetic under-layer of the recording medium, and having a structure to help to produce the greater anisotropy of the first magnetic sub-layer.
第３のサブレイヤは各磁気アイランドの第２のサブレイヤよりも小さい磁気異方性を有し、かつ／または記録媒体の第１のサブレイヤおよび軟磁性下層間を延びる中間層として働くことができ、第１の磁気サブレイヤのより大きな異方性を作り出すのを助ける構造を有する。 - 特許庁 - capacitances(70) each of which is electrically connected to the TFT and the pixel electrode and shield layers(400) each of which is arranged between the data line and the pixel electrode and interlayer insulator films(43) which are formed as underlay of the pixel electrodes are provided on the substrate while they are made to constitute portions of the layered structure.
この基板上には更に、ＴＦＴ及び画素電極に電気的に接続された蓄積容量（７０）と、データ線及び画素電極間に配置されたシールド層（４００）と、前記画素電極の下地として配置された層間絶縁膜（４３）とが、前記積層構造の一部をなして備えられている。 - 特許庁 - A power supply structure 1 comprising two power supply layers 11 and 13 and an interlayer insulating film 15 held between the power supply layers 11 and 13 is characterized in that at least one of the power supply layers 11 and 13 is composed of a conductive fine particle-dispersed film a having conductive fine particles dispersed in an organic material.
２つの電源層１１，１３と、電源層１１−１３間に挟持された層間絶縁膜１５とを備えた電源構造体１であり、電源層１１，１３のうちの少なくとも一方が、有機材料に導電性微粒子を分散させた導電性微粒子分散膜ａからなることを特徴とている。 - 特許庁 - In the head 10, the magnetic core 13 constituting the magnetic core is made to be a thin film lamination structure in order to reduce an eddy current loss and insulating materials 14 are used as interlayer insulating materials.
金属磁性薄膜１３ａを積層した金属磁性膜１３を磁気コアとする磁気ヘッド１０であって、磁気コアを構成する金属磁性膜１３は渦電流損失を低減するため薄膜積層構造になっており、層間絶縁性材料として絶縁性の磁性材料１４を用いた磁気ヘッド１０を提供する。 - 特許庁 - A highly heat-resistant flat film 16, typically an interlayer dielectric film (which forms a base film of a light emitting element later) of a TFT constituting skeleton structure by bonding silicon (Si) and oxygen (O) is formed by a coating method, and after the film formation, an end part or an opening part is formed in a tapered shape.
本発明は、高耐熱性平坦化膜１６、代表的にはシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成されるＴＦＴの層間絶縁膜（後に発光素子の下地膜となる膜）の形成方法として塗布法を用い、成膜後に端部または開口部をテーパー形状とする。 - 特許庁 - An organic coating film 13 having low oxygen plasma resistance and a low dielectric constant is utilized for the formation of the multilayered wiring structure of the semiconductor device by forming the film 13 after multilayered wiring is formed, and an inter-wiring interlayer insulating film 7 is selectively removed in a self-aligning way by using the multilayered wiring as a mask.
多層配線を形成後、配線をマスクとし、自己整合的に配線間の層間絶縁膜７を選択除去した後、塗布型有機低誘電率膜１３を形成することで、酸素プラズマ耐性が低い塗布型有機低誘電率膜１３を半導体装置の多層配線構造の形成に利用する。 - 特許庁 - For instance, a WCSP 10 and a chip 12 as electronic parts equipped with terminals are mounted on a mounting prepreg (a first insulating sheet) as shown in (b) of the diagram, and a wiring structure is formed on the mounting prepreg through, for instance, a build-up method making it (first insulating sheet) serve as an interlayer dielectric.
例えば、端子部を有する電子部品としてＷＣＳＰ１０及びチップ部品１２を搭載用プリプレグ（第１絶縁性シート）に搭載し（ｂ）、この搭載用プリプレグ（第１絶縁性シート）をそのまま層間絶縁層として、当該層上に例えばビルドアップ工法により配線構造を形成する。 - 特許庁 - The photosensitive resin composition to be used for an interlayer dielectric or a protective film of a substrate for circuit formation includes: (a) a polymer having a structural unit expressed by formula (A); (b) a compound that generates a radical when irradiated with active rays and has a structure expressed by formula (B); and (c) a solvent.
回路形成用基板の層間絶縁膜又は保護膜用の感光性樹脂組成物であって、（ａ）下記式（Ａ）で表わされる構造単位を有するポリマーと、（ｂ）活性光線照射によりラジカルを発生する化合物で、下記式（Ｂ）で表される構造を含む化合物と、（ｃ）溶媒とを含有してなる感光性樹脂組成物。 - 特許庁 - Moreover, storage capacitances (70) each of which is electrically connected to the TFT and the pixel electrode and shield layers (400) each of which is arranged between the data line and the pixel electrode and interlayer insulator films_(43) which are formed as underlyings of the pixel electrodes are provided on a substrate so that they constitute portions of the layered structure.
この基板上には更に、ＴＦＴ及び画素電極に電気的に接続された蓄積容量（７０）と、データ線及び画素電極間に配置されたシールド層（４００）と、前記画素電極の下地として配置された層間絶縁膜（４３）とが、前記積層構造の一部をなして備えられている。 - 特許庁 - To provide a semiconductor device which can reduce the concentration of stress on a boundary between wiring and a low-dielectric insulated film, even if a low-dielectric insulated film is used as an interlayer insulated film for multilayer wiring, can suppress the peeling of the insulated film, and is provided with a wiring structure with improved heat dissipation performance.
多層配線の層間絶縁膜として低誘電率絶縁膜を使用しても、配線と低誘電率絶縁膜との境界部分における応力集中を低減でき、絶縁膜の剥れを抑制でき、さらに放熱能力を向上した配線構造を具備した半導体装置を提供する。 - 特許庁 - To provide a deodorizing filter medium having neither structural problems such as interlayer exfoliation nor problems in productivity and exhibiting the deodorizing performance more excellent than that of the filter medium obtained by using a polyurethane base material because of the laminar effect equal to that of the filter medium having a honeycomb structure.
層間剥離等の構造上の問題や生産性の問題を生じることなく、しかも上記ハニカム構造基体を用いた場合と同等の層流効果により、ポリウレタンフォーム基材を用いた場合を凌駕する優れた脱臭性能を発揮し得る脱臭フィルターを提供することを目的とする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
