「interlayer structure」を含む例文一覧(438)
＜前へ 1 2 3 4 5 6 7 8 9 次へ＞- In the interlayer of an orientational substrate for forming the epitaxial film, which is provided between a base material and an epitaxial film to be formed on at least one surface of the base material, the interlayer has a single layer structure or a multilayer structure of not less than two layers and the layer in contact with the substrate is formed from an indium tin oxide (ITO).
基材と、基材の少なくとも一方に形成されるエピタキシャル膜との間に設けられるエピタキシャル膜形成用配向基板の中間層において、単層構造又は２層以上の多層構造を有し、基板と接触する層がインジウムスズ酸化物からなる中間層である。 - 特許庁 - The method for manufacturing the interlayer connecting structure comprises the steps of hitting a pin 1 to a prepreg 7 to cut the prepreg to a core plate 8 of a state in which both ends of the pin 1 are projected from the prepreg 7.
プリプレグ７にピン１を打ち込んで切断し，ピン１の両端がプリプレグ７から突出した状態のコア板８とする。 - 特許庁 - A wiring structure for semiconductor device has a plurality of wiring layers 14, 16, and 18 which are respectively formed through interlayer insulating films.
本半導体装置の配線構造は、それぞれ層間絶縁膜２０、２２を介して形成された複数層の配線１４、１６、１８を有する。 - 特許庁 - To provide an interlayer insulating film structure of a semiconductor device using a CF_x film whose adhesion to an Si-based insulating film is improved.
Ｓｉ系絶縁膜との密着性向上が図られたＣＦ_ｘ膜を用いた半導体装置の層間絶縁膜構造を提供する。 - 特許庁 - The magnetic memory element includes a laminate structure of a pinned layer magnetized in the X-xis direction, a free layer, and an interlayer inserted between those layers.
磁気メモリ素子は、Ｘ軸方向に沿った磁化を有するピンド層と、フリー層と、それらに挟まれた中間層との積層構造を含む。 - 特許庁 - A first insulating film (for example, BPSG film) 5 of high reflow properties is so formed as to cover the entire surface of this structure as an interlayer insulating film.
この構成全面を覆うように、層間絶縁膜としてリフロー性の高い第１の絶縁膜（例えばＢＰＳＧ膜）５を形成する。 - 特許庁 - In a method for manufacturing a liquid crystal display device having POP(Pixel On Passivation) structure, dry film resist 18 is used when the interlayer insulating film 3 is formed.
ＰＯＰ構造の液晶表示装置の製造方法において、層間絶縁膜３を形成する際にドライフィルムレジスト１８を用いる。 - 特許庁 - To provide a joint structure of panels facilitating the construction and preventing a clearance from formed between adjoining panels and damage from formed by interlayer displacement.
構築が簡単で、隣接するパネルの間に隙間や層間変位による破損が生じないようにしたパネルのジョイント構造を提供する。 - 特許庁 - A memory cell transistor comprises a gate electrode structure composed of a gate insulating film 2 of the cell part, a first conductive layer 3, a conductive interlayer insulating film 4, and a second conductive layer 7 insulated from the first conductive layer 3 by the conductive interlayer insulating film 4.
メモリセルトランジスタが、セル部ゲート絶縁膜２、第一導電層３、導電層間絶縁膜４、この導電層間絶縁膜４で第一導電層３から絶縁された第二導電層７からなるゲート電極構造を備える。 - 特許庁 - This manufacturing process of the full-color OLED display element pixel structure includes processes: (a) a black matrix manufacturing process, (b) a polysilicon island forming process, (c) a gate forming process, (d) an interlayer forming process, (e) a CCM process, and (f) an OLED implant (OLED deposition) process.
本発明が提供するフルカラーOLEDディスプレイエレメント画素構造の製造プロセスには、手順：(a)ブラックマトリックス製造プロセス、(b)ポリシリコンアイランド形成プロセス、(c)ゲート形成プロセス、(d)中間層(interlayer)形成プロセス、(e)CCMプロセス、及び(f)OLEDのインプラント (OLED deposition)プロセスを含む。 - 特許庁 - In a semiconductor device 100, the multilayered wiring structure which contains a first interlayer insulating film 120 formed with a wiring 124 and a second interlayer insulating film 122 formed with a via 126 is formed on a semiconductor substrate (not shown).
半導体装置１００には、半導体基板（不図示）上に、配線１２４が形成された第一の層間絶縁膜１２０と、ビア１２６が形成された第二の層間絶縁膜１２２とを含む多層配線構造が形成されている。 - 特許庁 - After the source drain portions 10, 13 are formed in the epitaxial layer 9, an interlayer film consisting of amorphous silicon is formed on these structure, and the interlayer film is removed by CMP processing until reaching the surface of the CMP stopper film 11.
エピタキシャル層９にソースドレイン部１０，１３を形成した後、これらの構造上にアモルファスシリコンからなる層間膜を形成し、ＣＭＰストッパ膜１１表面に達するまで、ＣＭＰ処理により層間膜を除去する。 - 特許庁 - According to this method, the bird's beak of the silicon oxide film constituting one part of the interlayer film 4 can be suppressed, whereby deterioration of capacity of the interlayer film 4 can be restrained and a structure, capable of suppressing the deterioration of the writing speed, can be obtained.
これにより、層間膜４の一部を構成するシリコン酸化膜のビーズバークが抑えることができるので、層間膜４の容量低下が抑えられて書き込み速度の低下を抑制することが可能な構造となる。 - 特許庁 - To prevent problems such as peeling of an interlayer adhesive layer when connecting a multilayer flexible wiring board having a structure where a plurality of circuit boards are stuck with an interlayer adhesive to another circuit board via an anisotropic conductive film.
複数枚の回路基板を層間接着剤で貼り合わせた構造をもつ多層フレキシブル配線基板を、異方性導電膜を介して他の回路基板に接続するに際し、層間接着剤層の剥離等の問題を防止する。 - 特許庁 - Thus, both ends of the pin 1 are collapsed and connected to a pattern of the board 10, and the pin 1 is formed in the interlayer connecting structure of the inner layers to each other.
すると，ピン１の両端が押し潰されて両面配線板１０のパターンと接続され，ピン１が内層同士の層間接続構造をなす。 - 特許庁 - A MIM (metal insulator metal) structure of a wiring layer metal 21, a capacitor insulating film 31 and a metal pattern 41 on an interlayer dielectric 11 becomes a capacity unit U1.
層間絶縁膜１１上の配線層メタル２１、キャパシタ絶縁膜３１及びメタルパターン４１によるＭＩＭ構造は、容量ユニットＵ１となる。 - 特許庁 - On the interlayer film 19, a plurality of photoelectric conversion elements 11 which has a light absorbing layer 45 composed of a compound semiconductor of chalcopyrite structure are formed.
層間膜１９上には、カルコパイライト構造の化合物半導体からなる光吸収層４５を有する光電変換素子１１を複数形成する。 - 特許庁 - To obtain a semiconductor device, having such a structure as an MIM element and a fuse can be formed easily in a region, ranging from a multilayer wiring portion to an AVAI interlayer insulation film.
多層配線部からAVAI層間絶縁膜に亘る領域にＭＩＭ素子およびヒューズを形成し易い構造の半導体装置を得ること。 - 特許庁 - To sufficiently narrow the interval of a cell pitch while securing an insulation breakdown voltage between a gate and a source in a semiconductor device of an interlayer insulating film etch-back structure.
層間絶縁膜エッチバック構造の半導体装置において、ゲート−ソース間の絶縁耐圧を確保しつつ、セルピッチの間隔を十分に狭めること。 - 特許庁 - In this embodiment, a second-layer metal 21 connected to the first-layer metal 182 through the opening area 20 of an interlayer insulating layer 19 is also added to this structure.
この例では、第１層金属１８２にさらに層間絶縁層１９の開口領域２０を介して接続された第２層金属２１も付加されている。 - 特許庁 - Further, the metal insulator metal structure of a wiring layer metal 22, a capacitor insulating film 32 and a metal pattern 42 on an interlayer dielectric 12 becomes a capacity unit U2.
さらに、層間絶縁膜１２上の配線層メタル２２、キャパシタ絶縁膜３２及びメタルパターン４２のＭＩＭ構造は、容量ユニットＵ２となる。 - 特許庁 - Local wiring is formed in a laminated structure which is formed after the local wiring is flattened by CMP through the contact holes 9 and 10 of an interlayer film 8.
局所配線は、層間膜８に設けられたコンタクト９、１０を介してＣＭＰで平坦化された後に形成された積層構造である。 - 特許庁 - The method can be applied suitably to the formation of an interlayer insulating film or protective film in a semiconductor element, such as ULSI which demands high integration density and multilayer structure.
本発明の方法は、高密度、多層化が要求されるＵＬＳＩ等の半導体素子の層間絶縁膜や保護膜の形成に好適である。 - 特許庁 - To provide a method for advantageously manufacturing a rubber vibration isolator bush with a multilayer structure having high interlayer adhesive strength, good vibration control and durability.
高い層間接着強度と優れた防振特性及び耐久性とを有する複層構造の防振ゴムブッシュを有利に製造する方法を提供する。 - 特許庁 - To obtain a wiring structure capable of turning into low resistance, where a multilayered carbon nanotube (CNT) is used for interlayer wiring of two or more conductive layers.
２以上の導線層の層間配線に多層カーボンナノチューブ（ＣＮＴ）が使用される配線構造の低抵抗化を図ることの可能な配線構造を得ること。 - 特許庁 - To provide a semiconductor, by which interlayer capacity is reduced and mechanical strength are improved in multilayer interconnection structure, and to provide a method for manufacturing the semiconductor device.
多層配線構造における層間の低容量化と機械的強度の向上を図る半導体装置及びその製造方法を提供すること。 - 特許庁 - A first contact plug 151, a second contact plug 152, and a third contact plug 153 penetrate the interlayer insulating film 130 and are connected to the fuse structure 120.
第１コンタクトプラグ１５１、第２コンタクトプラグ１５２及び第３コンタクトプラグ１５３が層間絶縁膜１３０を貫通して、ヒューズ構造物１２０に連結される。 - 特許庁 - To provide an aseismatic mounting structure of a door, preventing or reducing the damage of a wall and the deformation of a door frame due to interlayer displacement of a building in case of an earthquake.
地震時の建物の層間変異による壁の破損やドア枠の変形を防止又は軽減し得るドアの耐震取付構造を提供する。 - 特許庁 - A printed board 50 of a multilayered structure which has at least an upper-layer conducting layer 51 and a lower-layer conducting layer 52 interposing an interlayer insulating layer 53 is used.
層間絶縁層（５３）を介在させた少なくとも上層導電層（５１）と下層導電層（５２）を有する多層構造のプリント基板（５０）を使用する。 - 特許庁 - To provide a fireproof board for a curtain wall, which has proper workability and constitutes the interlayer section of the curtain wall, and to provide a structure for supporting the fireproof board having a high mounting strength.
カーテンウォールの層間区画を構成する作業性の良いカーテンウォール用耐火ボード、及び取り付け強度の高い耐火ボード支持構造を提供する。 - 特許庁 - A contact hole is formed at an interlayer insulating film 101, and a tangsten film is formed on the overall structure on the basis of a CVD method after forming a barrier metal 102.
層間絶縁膜１０１にコンタクトホールを形成し、バリアメタル１０２を形成後、全体構造上にＣＶＤ法によりタングステン膜を形成する。 - 特許庁 - To provide a method for forming a low-resistive interconnect structure on and in a rigid low-k interlayer dielectric layer.
機械的剛性のある低ｋ層間誘電層及び低ｋ層間誘電層内に低抵抗な相互接続構造を形成する方法を提供する。 - 特許庁 - To reduce the amount of sinking of an interlayer insulating film embedded in a trench when manufacturing a semiconductor device having a trench gate structure.
トレンチゲート構造を有する半導体装置を製造する際に、トレンチ内に埋め込まれる層間絶縁膜の、トレンチ内での落ち込み量を極めて小さくすること。 - 特許庁 - The semiconductor interlayer insulating film is manufactured by dissolving a siloxane-based resin having a new structure into an organic solvent, and after coating it onto a silicon substrate heat curing the same.
新しい構造のシロキサン系樹脂を有機溶媒に溶かしてシリコン基板上にコーティングした後、熱硬化させて半導体層間絶縁膜を製造する。 - 特許庁 - An interlayer dielectric 3, a diffusion barrier insulation film 4 and a Cu wiring 5 are layered in a plurality of layers on a Si substrate 2 in the multilayer wiring structure.
Ｓｉ基板２上に、層間絶縁膜３、拡散バリア絶縁膜４、およびＣｕ配線５を複数層に積層して多層配線構造とする。 - 特許庁 - To provide an interlayer connection structure which enables various types of branch connections and joints, while the number of types of bus-bars used in a bus-bar layer is not increased.
バスバー層に使用するバスバーの種類を増加させることなく、多種多様な分岐・ジョイント接続が可能な層間接続構造を提供する。 - 特許庁 - To provide a method of fabricating a semiconductor device that allows preventing occurrence of steps on an interlayer dielectric film due to the pattern difference in the underlying structure, by forming the interlayer dielectric film through many-time simultaneous vapor deposition and etching processes.
多数回の同時蒸着及びエッチング工程によって層間絶縁膜を形成することにより、下部構造物のパターン差による層間絶縁膜の段差発生を防止することが可能な半導体素子の製造方法を提供する。 - 特許庁 - To surely prevent the crack, peeling, or the like, of an interlayer insulating film made from mechanical or thermal stress, in a semiconductor device which has a multilayer wiring structure using the interlayer insulating films made of a dielectric material having a lower dielectric constant, or the like.
低誘電率誘電体材料などからなる層間絶縁膜を用いた多層配線構造を有する半導体装置において、機械的ストレス又は熱的ストレスに起因する層間絶縁膜のクラック又は剥離等を確実に防止する。 - 特許庁 - To eliminate an abnormal form at the connection hold formed at a low permittivity interlayer insulating film, related to a manufacturing method for a contact structure where the formation of embedded wiring and that of a low permittivity interlayer insulating film are coupled.
埋め込み配線の形成と低誘電率層間絶縁膜の形成とを組み合わせたコンタクト構造の製造方法であって、低誘電率層間絶縁膜に形成する接続孔に対して形状の異常を発生させないものを実現する。 - 特許庁 - The capacitor CAP has a multilayer structure of a lower electrode 40, a capacitor dielectric film 41, and an upper electrode 42 formed on an interlayer insulating film 6 (or further on the upper interlayer insulating film) embedded with the read and write transistors.
キャパシタＣＡＰは、下部電極４０、キャパシタ誘電体膜４１、上部電極４２を積層させた構造を有し、読み出しおよび書き込みトランジスタを埋め込んだ層間絶縁膜６上（または、さらに上層の層間絶縁膜上）に形成されている。 - 特許庁 - B atoms are introduced in the molecular skeleton of the network structure of the SiOB film, and F atoms prevent the generation of an Si-OH bond and the like in the SiOB film, to reduce the water vapor absorption of the interlayer insulating film and at the same time, the interlayer insulating film can obtain about 3.0 of specific inductive capacity.
Ｂ原子はＳｉＯＢ膜のネットワーク構造の分子骨格中に導入され，Ｆ原子はＳｉ−ＯＨ結合等の発生を防止して吸湿性を低下させると共に，約３．０の比誘電率を得ることができる。 - 特許庁 - To provide a wiring structure that the junction between diffusion barrier layers consisting of metal or compound thin layers in contact with an interlayer insulating film layer containing a low-dielectric constant organic matter, as its main component is strong and a peeling or a desorption is never generated at the interface between the interlayer insulating film layer and the diffusion barrier layers, and to provide the manufacturing method of the wiring structure.
誘電率の低い有機物を主成分とする層間絶縁膜層に接して金属又は化合物の薄層からなる拡散障壁層の相互間の結合が強く、その界面で剥離・脱離が発生することのない配線構造及びその製造方法を提供すること。 - 特許庁 - The semiconductor device has: a semiconductor substrate having a semiconductor component on the surface; an interlayer dielectric including a wiring structure formed on the semiconductor substrate; a metal ring formed within the interlayer dielectric; and an air gap formed in a region on one side of the metal ring within the interlayer dielectric.
本発明の実施の形態による半導体装置は、表面に半導体素子を有する半導体基板と、前記半導体基板上に形成された配線構造を含む層間絶縁膜と、前記層間絶縁膜内に形成されたメタルリングと、前記層間絶縁膜の前記メタルリングの片側の領域に形成されたエアギャップと、を有する。 - 特許庁 - A seal ring 104 is formed in the stacked structure of the interlayer insulating films 105 to 109 at the periphery of a chip region 102, which penetrates through the stacked structure and surrounds the chip region 102 successively.
チップ領域１０２の周縁部における層間絶縁膜１０５〜１０９の積層構造に、該積層構造を貫通し且つチップ領域１０２を連続的に取り囲むシールリング１０４が形成されている。 - 特許庁 - In performing working of copper foil of an upper layer and interlayer insulating layer for forming an interlayer conduction structure of a laminated wiring board by a copper direct method using a laser beam, the pulse height of a laser beam is set slightly higher and the pulse length is determined relatively longer.
積層配線板における層間導通構造の形成のための上層の銅箔および層間絶縁層の加工を，レーザビームを用いた銅ダイレクト法により行うに当たり，レーザビームのパルス高を低めに設定するとともに，パルス長を比較的長めにとる。 - 特許庁 - An active matrix substrate for use in liquid crystal displays comprises a lamination structure in which a plurality of interlayer insulating films and a plurality of conductive layers are alternately stacked and a pixel region having a plurality of pixel electrodes arranged over a top layer of the interlayer insulating films.
液晶表示装置に用いられるアクティブマトリクス基板は、複数の層間絶縁膜と複数の導電層とが交互に積層された積層膜構造と、前記最上層の層間絶縁膜上に配置された複数の画素電極を有する画素領域を含む。 - 特許庁 - To provide an end point detecting method, in which the etching end point is rapidly detected by using an interlayer insulating film having a novel structure when the interlayer insulating film is etched, so that embedded wiring is formed in a semiconductor substrate.
半導体基板に埋め込み配線を形成する際に行われる層間絶縁膜のエッチングを行う場合に、新規な構造の層間絶縁膜を用いてエッチングの終点検出を速やかに行うことを特徴とする終点検出方法を提供する。 - 特許庁 - Especially, the thickness of the interlayer of 1 to 20 nm, or further, the interlayer and the oxidation layer having the same chemical component system, above all, both layers made of oxide of a cation-substituted perovskite structure of a specific chemical composition of a specific thickness, are desired.
特に中間層の厚みが１ないし２０ｎｍのもの、さらには中間層と酸化物層が同じ化学成分系のもの、中でも両層が特定の厚みで特定の化学組成の陽イオン置換型ペロブスカイト構造の酸化物からなるものが望ましい。 - 特許庁 - Moreover, a gap 11 in an air gap structure AG1 can be formed by etching a first interlayer insulating layer which should become a first interlayer insulating layer 4a so that an interior region in the acceptance surface of the photoelectric conversion section 2 is not exposed, while an exterior region is exposed.
また、エアギャップ構造ＡＧ１における隙間１１は、光電変換部２の受光面における内側領域を露出せずに外側領域を露出するように、第１の層間絶縁膜４ａとなるべき第１の層間絶縁層をエッチングして形成できる。 - 特許庁 - The selective transistor comprises a gate electrode structure composed of the gate insulating film 2 of the cell part, the first conductive layer 3, the conductive interlayer insulating film 4, and the second conductive layer 7 which is electrically connected to the first conductive layer 3 at an opening of the conductive interlayer insulating film 4.
選択トランジスタは、セル部ゲート絶縁膜２、第一導電層３、導電層間絶縁膜４、導電層間絶縁膜４中の開口部で第一導電層３と電気的に導通下第二導電層７からなるゲート電極構造を備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
