「interlayer structure」を含む例文一覧(438)
＜前へ 1 2 3 4 5 6 7 8 9- As for the semiconductor device having a power MISFET of mesh gate structure, e.g., a gate electrode can be arranged superposed with a source electrode by arranging the gate electrode partially on a source electrode via an interlayer insulation film by the above means, thereby the chip size can be reduced.
上述した手段によれば、例えばメッシュゲート構造のパワーＭＩＳＦＥＴを有する半導体装置について、ゲート電極を部分的にソース電極の上に層間絶縁膜を介して配置して、ソース電極と重ねてゲート電極を配置することができるので、チップサイズを縮小することができる。 - 特許庁 - A wiring groove is provided to the BCB films 6 and 8, and the ALCAPTM 7 of the interlayer insulating film of laminated structure, a connection hole is provided from the bottom of the wiring groove and penetrating through the ALCAPTM 5 and the BCB film 4 functioning as an etching stopper for the connection hole, and an upper dual damascene wiring 9 and upper damascene wiring 9a are formed.
このような積層構造の層間絶縁膜に対して、配線溝がＢＣＢ膜６，８とＡＬＣＡＰ^TM７に形成され、この配線溝底からＡＬＣＡＰ^TM５と接続孔のエッチングストッパーであるＢＣＢ膜４を貫く接続孔が形成され、上層デュアルダマシン配線９、上層ダマシン配線９ａが形成される。 - 特許庁 - This interlayer for laminated glass has a multilayer structure including three or more layers, in which at least one layer except outermost layers is a polyvinyl alcohol resin layer containing the polyvinyl alcohol resin and a polyhydric alcohol, and the outermost layers are polyvinyl acetal resin layers containing a polyvinyl acetal resin and a plasticizer.
三層以上の多層構造を有する合わせガラス用中間膜であって、最外層を除く少なくとも一層が、ポリビニルアルコール樹脂と多価アルコールとを含有するポリビニルアルコール樹脂層であり、最外層がポリビニルアセタール樹脂と可塑剤とを含有するポリビニルアセタール樹脂層である合わせガラス用中間膜。 - 特許庁 - This interlayer can have a multilayer structure, and can be provided on the ITO layer with at least one layer formed from nickel, nickel oxide, zirconium oxide, a rare earth oxide, magnesium oxide, strontium titanate (STO), strontium-barium titanate (SBTO), titanium nitride, silver, palladium, gold, iridium, ruthenium, rhodium and platinum.
この中間層は、多層構造を有することができ、ＩＴＯ層の上に、ニッケル、酸化ニッケル、酸化ジルコニウム、希土類酸化物、酸化マグネシウム、チタン酸ストロンチウム（ＳＴＯ）、チタン酸ストロンチウム・バリウム（ＳＢＴＯ）、窒化チタン、銀、パラジウム、金、イリジウム、ルテニウム、ロジウム、白金からなる層を少なくとも１層備えることができる。 - 特許庁 - In the manufacturing method for the semiconductor device, the interlayer insulating film 12 is formed on the substrate 11 so as to have the cyclic structure of the Si-O bond by the plasma treatment using the film-forming gas comprising a silane-containing gas and an oxygen gas or the film-forming gas comprising an Si-O bond containing gas.
また、シラン含有ガスと酸素ガスとを含む成膜ガスまたはＳｉ−Ｏ結合含有ガスを含む成膜ガスを用いたプラズマ処理により、Ｓｉ−Ｏ結合の環状構造を有するように、層間絶縁膜１２を基板１１上に形成することを特徴とする半導体装置の製造方法である。 - 特許庁 - To solve the problem that an embedded layer is hardly etched and a polymer residual is generated around the embedded layer remaining in a trench, when performing the trench etching of an interlayer insulation film having a low relative dielectric constant in which an organic-based embedded layer is formed on an upper surface including the inside of a via hole collectively using a prescribed etching gas when forming a dual damascene structure.
デュアルダマシン構造形成の際に、ビアホール内部を含む上面に有機系の埋込層を設けた比誘電率の低い層間絶縁膜を、所定のエッチングガスを用いて一括してトレンチエッチングすると、埋込層が殆どエッチングされず、トレンチ内に残った埋込層の周囲にポリマーの残渣が生じる。 - 特許庁 - The TAT DRAM cell portion 40 of the semiconductor device is equipped with the same structure as a conventional TAT DRAM cell portion 10, except that diffusion-layer extracting electrode 22 penetrates a first interlayer dielectric film 38 and has a conductive sidewall 42 stopped at a SiN cap layer 36 around the diffusion-layer extracting electrode 22.
本半導体装置のＴＡＴ・ＤＲＡＭセル部４０は、拡散層取り出し電極２２が、第１の層間絶縁膜３８を貫通し、ＳｉＮキャップ層３６で停止する導電性サイドウォール４２を拡散層取り出し電極２２の周りに有することを除いて、従来のＴＡＴ・ＤＲＡＭセル部１０と同じ構成を備えている。 - 特許庁 - To obtain a resin composition comprising an ethylene-vinyl alcohol copolymer, which has excellent appearances with less coloring, few fish eyes (gels or hard spots) and streaks, is excellent in long-run workability when melt-molded, is recovered in a less-colored state, is excellent in low odor property and exerts excellent interlayer adhesiveness when fabricated into laminates; and to provide a multilayer structure.
着色、フィッシュアイ（ゲル・ブツ）、スジ等が少なく外観性に優れ、溶融成形時のロングラン性に優れ、回収時の着色が少なく、低臭性に優れ、かつ積層体としたときに層間接着性に優れたエチレン−ビニルアルコール共重合体からなる樹脂組成物およびそれを用いた多層構造体を得ること。 - 特許庁 - Accordingly, by forming the drive power supply line 93 and the common potential line 91 on the TFT array substrate 10 and forming the interlayer insulating film 43 between these lines, a capacitance can be constituted by using the multilayer structure, as it is, formed on the TFT array substrate 10, without having to install a capacitor element that is to be a capacitance.
したがって、ＴＦＴアレイ基板１０上に駆動電源線９３及び共通電位線９１と、これら配線間に層間絶縁膜４３を形成することによって、容量とされるコンデンサ素子を設けることなく、ＴＦＴアレイ基板１０上に形成された多層構造をそのまま利用して容量を構成することが可能である。 - 特許庁 - The charge control agent for the electrophotographic toners consisting of an interlayer compound intercalated with a cationic surfactant between layers of clay minerals having a laminar structure and the electrophotographic toners containing a binder resin, release agent and charge control agent, in which the charge control agent is the charge control agent for the electrophotographic toners.
層状構造を有する粘土鉱物の層間に、陽イオン性界面活性剤がインターカレーションされてなる層間化合物からなる電子写真トナー用電荷調整剤、結着樹脂、離型剤及び電荷調整剤を含有してなる電子写真用トナーであって、該電荷調整剤が前記電子写真トナー用電荷調整剤である電子写真用トナー。 - 特許庁 - The hydrotalcite type particle powder is characterized in that an Mg-M-Al-based hydrotalcite type particle which has a core-shell structure in which an Mg-Al-based hydrotalcite particle is made a core particle, and a hydrotalcite layer consisting of aluminum and a divalent metal M is formed on the particle surface, is heat treated at 150-350°C to dehydrate interlayer water.
Ｍｇ−Ａｌ系ハイドロタルサイト粒子を芯粒子とし、該粒子表面にアルミニウムと２価金属Ｍから構成されるハイドロタルサイト層を形成したコア−シェル構造を有するＭｇ−Ｍ−Ａｌ系ハイドロタルサイト型粒子粉末を１５０℃〜３５０℃で熱処理を行い、層間水を脱水することを特徴とするハイドロタルサイト型粒子粉末である。 - 特許庁 - The three-dimensional integrated circuit device 10 has a structure in which a plurality of single crystal or semi-single crystal thin-film semiconductor layers 13, 16 are formed on the glass substrate 11 via an interlayer insulating layer 14, and active elements Tr21, Tr22 are formed on one or more layers of the thin-film semiconductor layers 13, 16.
ガラス基板１１上に、単結晶もしくは準単結晶の薄膜半導体層１３，１６が、層間絶縁層１４を介して複数層積層形成され、複数層の薄膜半導体層１３，１６のうち１層以上に能動素子Ｔｒ２１，Ｔｒ２２が形成されている３次元集積回路装置１０を構成する。 - 特許庁 - To provide a fuel system resin hose which is excellent in fuel barrier properties, heat resistance, heat-aging resistance and has high interlayer adhesive force of each layer even when each layer is laminated directly (direct lamination structure) without forming an adhesive layer on the interface of each layer and without being subjected to adhesive treatment such as plasma treatment (without using an adhesive).
燃料低透過性、耐熱性や耐熱老化性に優れるとともに、各層の界面に接着剤層を形成したり、プラズマ処理等の接着処理を行うことなく（接着剤レスで）、各層を直接積層する直接積層構造としても、各層の層間接着力に優れている燃料系樹脂ホースを提供する。 - 特許庁 - In the sealing ring 30 for crack stoppers, namely a laminated structure formed on a semiconductor substrate 11 outside the integrated circuit region 31, first, second, and third dummy metal layers 20, 21, 22 are laminated while sandwiching first, second, and third interlayer insulating films 12, 14, 16, respectively.
クラックストッパ用シールリング３０は、集積回路領域３１の外の半導体基板１１上に形成された積層構造体であり、第１ダミー金属層２０、第２ダミー金属層２１、第３ダミー金属層２２が、それぞれ、第１層間絶縁膜１２、第２層間絶縁膜１４、第３層間絶縁膜１６を間に挟んで積層されている。 - 特許庁 - To lessen face width size of a mullion by preventing damage of a glass during interlayer displacement, making the mullion of joint width between the adjacent gasses in upper and lower directions, and making the minimum size considering temperature movement of the glass in a curtain wall structure supported through a glass receiving member fixing self weight of glass without having a transom on the mullion.
無目を有さずガラスの自重を方立に固定したガラス受け部材を介して支持させるようにしたカーテンウォール構造において、層間変位時にガラスの破損を防止するとともに、上下方向に隣接するガラス間の目地幅を方立、ガラスの温度ムーブメントを考慮した最小寸法とし、かつ方立の見付け幅寸法を小さくする。 - 特許庁 - To provide a semiconductor element having a bump structure which reduces external stress to be generated in a manufacturing process of the element, especially, in a rear face polishing process, and less damages an interlayer insulation film which constitutes a circuit, and also to provide its manufacturing method, and a semiconductor device including the semiconductor element and its manufacturing method.
半導体素子の製造工程、特に半導体素子の裏面研磨工程で生じる外的応力を緩和し、回路を構成する層間絶縁膜へのダメージを軽減できるバンプ構造を備えた半導体素子及びその製造方法、並びにこの半導体素子を有する半導体装置及びその製造方法を提供する。 - 特許庁 - The reflection electrode 24 electrically connected to the drain electrode 7 through a contact hole 11 formed in an interlayer insulation film 9 is formed in a two layer structure and an upper layer reflection electrode 24a disposed as an upper layer is formed by using Al and a lower layer reflection electrode 24b disposed as a lower layer is formed by using an alloy consisting essentially of Al.
層間絶縁膜９に形成されたコンタクトホール１１を介してドレイン電極７と電気的に接続する反射電極２４を二層構造とし、上層に配置された上層反射電極２４ａをＡｌにて形成して、下層に配置された下層反射電極２４ｂをＡｌを主成分とする合金にて形成する。 - 特許庁 - As a protein having the bonding property to gold metal, the protein having following properties can be provided: the β-sandwich structure comprising two or more layers of the β-sheets arranged in the anti-parallel in which these interlayer spacings are not cross-linked with the disulfide bonds; in addition, the dissociation constant Kd of the protein to gold satisfies Kd≤1×10^-5 M.
金に結合性を有するタンパク質として、前記タンパク質が少なくとも逆平行βシートから成るβシート層が二以上の層を形成するβサンドイッチ構造を有すると共に、前記層間がジスルフィド結合で架橋されておらず、且つ、タンパク質の金に対する解離定数Ｋｄが、Ｋｄ≦１×１０^-5Ｍを満足するタンパク質を提供する。 - 特許庁 - To provide a primer composition with excellent interlayer adhesiveness when the recoating time is taken long such that the primer composition is applied to a substrate, left for 24 hours and then coated with a radical polymerizable unsaturated resin coating material, and with a long pot life for coating, civil engineering and building structures using the same and a construction method of the civil engineering and building structure using the same.
基体にプライマー組成物を塗布後一昼夜置いてラジカル重合性不飽和樹脂被覆材を塗布するような塗り継ぎ時間を長く取った場合の層間接着性に優れかつ塗布のための可使時間の長いプライマー組成物、これを用いた土木建築構造体及びこれを用いる土木建築構造体の施工方法にある。 - 特許庁 - The semiconductor device comprises the semiconductor chip such that a multilayer interconnection structure, having an interlayer insulation film of a low dielectric constant, is formed on a silicon substrate, and the sealing resin layer for sealing the semiconductor chip.
シリコン基板上に低比誘電率の層間絶縁膜を有する多層配線構造が形成された半導体チップと、この半導体チップを覆う封止樹脂層とを備えた半導体装置において、前記封止樹脂層は、室温での線膨張係数（α）、室温でのヤング率（Ｅ）および膜厚（ｈ）が下記（１）式の関係を満たすことを特徴とする半導体装置。 - 特許庁 - The interlayer adhesive is obtained by mixing an aqueous slurry of undissolved particles of raw starch or a modified starch obtained by subjecting the raw starch to a nonionic treatment with an aqueous solution of a high-molecular weight cationic polyacrylamide derivative having an advanced structural type molecular structure, and sprayed or coated between the sheet plies to produce the paperboard or the like by combination papermaking.
生澱粉または生澱粉に非イオン的処理を施した改質澱粉の未溶解粒子の水性スラリーに、高度構造型分子構造を有する高分子量カチオン性ポリアクリルアミド誘導体の水溶液が混合されてなる層間接着剤を、シート層間に噴霧、塗布して、抄き合わせ抄造によって板紙などを製造する。 - 特許庁 - The interlayer peeling of a laminated material having at least a structure containing an electroconductive composition layer 4 sandwiched between the 1st and the 2nd electrodes 2, 3 is carried out by applying a voltage between the 1st and the 2nd electrodes 2, 3 to effect the anodic oxidization of the anode-side electrode and the peeling of the laminate at the interface between the electrode and the electrically conductive composition layer 4.
第１，第２の電極２，３間に導電性組成物層４が挟まれている構造を少なくとも有する積層接合体を層間剥離するに際し、第１，第２の電極２，３間に電圧を印加し、陽極側の電極を陽極酸化し、該電極と導電性組成物層４との間の界面で剥離する。 - 特許庁 - A layered silica-metal oxide porous body has a structure obtained by forming an interlayer cross-linkage of SiO_2 by dehydration condensation of silicic acid between lamellar crystals of silicon tetrahedrons SiO_4, has numerous pores of ≥10 Å diameter and has solid acidity exhibited by bonding atoms of a metal different from silicon to the lamellar crystals.
珪素四面体ＳiＯ_4 の層状結晶の間に珪酸の脱水縮合によるＳiＯ__2 の層間架橋が形成された構造を有するとともに、１０Å以上の径の多数の細孔を備え、且つ前記層状結晶に珪素と異なる金属原子が結合することにより発現した固体酸性を備えていることを特徴とする層状シリカ−金属酸化物多孔体。 - 特許庁 - The interlayer insulating film TH4 between third and fourth layer wiring M3 and M4 is set to the laminated structure film of a TEOS film TH4a formed by the CVD method, an SOG film TH4b formed by applying an SOG film onto the TEOS film TH4a and by performing heat treatment, and a TEOS film TH4c formed on the SOG film TH4b.
第３層配線Ｍ３と第４層配線Ｍ４との層間絶縁膜ＴＨ４を、ＣＶＤ法により形成されたＴＥＯＳ膜ＴＨ４ａ、ＴＥＯＳ膜ＴＨ４ａ上にＳＯＧ膜を塗布し、熱処理を施すことにより形成されたＳＯＧ膜ＴＨ４ｂおよびこのＳＯＧ膜ＴＨ４ｂ上に形成されたＴＥＯＳ膜ＴＨ４ｃの積層構造膜とする。 - 特許庁 - The gas sensor adopts an organic / inorganic hybrid material as its sensor element being made up so that an organic compound is inserted into an interlayer of an inorganic compound having a laminar structure, and has a function detecting the gas based on changes in resistance.
下記工程を含むことを特徴とするガスセンサ及びその製造方法であって、センサ素子として、層状構造を持つ無機化合物の層間に有機化合物を挿入した有機無機ハイブリッド材料を用いてなるガスセンサであって、抵抗値の変化によりガスを検知する作用を有することを特徴とする、ＶＯＣガスに対して、高い選択性を有するガスセンサ、及びその製造方法。 - 特許庁 - The prepreg is produced, for example, by placing a film having gas barrier properties, in which a clay mineral having a plate-like crystal structure is unidirectionally aligned and densely stacked, in at least one interlayer part in a laminate of a carbon fiber-reinforced prepreg comprising a sheet-shaped carbon fiber reinforcing material and a matrix resin and then heating and/or pressing the laminate.
かかるプリプレグは、例えば、シート状の炭素繊維強化材とマトリックス樹脂とからなる炭素繊維強化プリプレグの積層体の少なくとも一つの層間に、板状の結晶構造を持つ粘土鉱物が、一方向に配向し且つ緻密に積層したガスバリア性のフィルム状物を配置し、その後、この積層体を加熱及び／又は加圧することによって得られる。 - 特許庁 - Additionally, the thickness of the barrier film 30 is set to the film thickness for preventing the diffusion of the Cu atoms on an interlayer insulating film 7 below upper-layer wiring 21, thus improving EM resistance, and forming optimum wiring structure in terms of the prevention of Cu contamination.
上層配線のビアプラグ１１と下層配線５との間に挟まれるバリア膜２０の膜厚をＣｕ原子が上下に互いに拡散出来る膜厚とし、さらに、上層配線２１の下の層間絶縁膜７上ではＣｕ原子の拡散を防止できる厚さのバリア膜３０とすることにより、ＥＭ耐性向上、Ｃｕ汚染防止の面から見て最適な配線構造を形成することができる。 - 特許庁 - This method for manufacturing the novolac type phenol resin comprises reacting phenols with aldehydes using smectite as a catalyst, wherein the smectite contains one or more cations composed of elements selected from aluminum, scandium, tin, chromium, iron, copper, titanium, magnesium, sodium, calcium, an organic ammonium and hydrogen in an interlayer of its layer structure.
スメクタイトを触媒として、フェノール類とアルデヒド類を反応させるノボラック型フェノール樹脂を製造する方法であって、前記スメクタイトは、その層状構造中の層間に、アルミニウム、スカンジウム、錫、クロム、鉄、銅、チタン、マグネシウム、ナトリウム、カルシウム、有機アンモニウムおよび水素から選ばれる元素より構成カチオンを１種以上有するものであることを特徴とするノボラック型フェノール樹脂の製造方法。 - 特許庁 - To provide a thermally-conductive silicone-rubber composite sheet which is suitable as a radiating member to be interposed between an exothermic electronic component and a radiating component such as a radiating fin, and which has good electrical insulation properties and thermal conductivity, and which has a laminate structure excellent in strength, flexibility, and particularly interlayer adhesion properties.
本発明は、特に発熱性電子部品と放熱フィン等の放熱部品との間に介装される放熱部材として好適な熱伝導性シリコーンゴム複合シートであって、電気絶縁性とともに熱伝導性が良好であり、また、強度、柔軟性、および特に層間の接着性に優れた積層体構造の熱伝導性シリコーンゴム複合シートを提供すること。 - 特許庁 - In a semiconductor device having a damascene structure, a TaN film 7 and a Ti film 8 composed of Ti exhibiting good wettability to Cu are formed respectively, as a barrier layer, on the inside walls of a wiring groove G2 and a via hole V2 formed in a second interlayer insulating film 6, so that a Cu seed film 9a can be formed uniformly on the Ti film 8.
ダマシン配線を有する半導体装置において、第２層間絶縁膜６に形成した配線溝Ｇ２およびビアホールＶ２のそれぞれの内壁にバリア膜としてＴａＮ膜７およびＣｕと濡れ性の良いＴｉからなるＴｉ膜８とを順に形成することにより、Ｔｉ膜８上に均一にＣｕシード膜９ａを形成することを可能とする。 - 特許庁 - A sectional structure in a widthwise direction of the metal wiring is formed as a trapezoidal shape in which a length of a side coming into contact with the insulating sheet 1 is longer than a length of a side coming into contact with the interlayer insulating film, or a two-step trapezoidal shape formed by jointing short sides of the two trapezoids to each other.
また、金属配線の幅方向の断面構造を、絶縁シート１に接する辺の長さが層間絶縁膜に接する辺の長さより長い台形状、または、２つの台形の短い辺同士を接合して形成する２段台形状にすることにより、絶縁シート１，金属配線および層間絶縁膜それぞれの密着性をより向上させて剥離を防止することができる。 - 特許庁 - To provide a method for manufacturing a liquid crystal display device, capable of reducing the connection resistance of a pixel electrode and a drain electrode through a interlayer insulating film, and also, capable of satisfactorily patterning an ITO film free from a short circuit between mounted terminals on a single etching processing stage at the time of forming the pixel electrode, as for the liquid crystal display device having a pixel uppermost layer structure.
画素最上層構造を有する液晶表示装置において、層間絶縁膜を介した画素電極とドレイン電極の接続抵抗を低減できると共に、画素電極形成時に、ＩＴＯ膜を一回のエッチング処理工程で実装端子間に短絡のないかつ良好なパターン形状にパターニングすることのできる液晶表示装置の製造方法を提供する。 - 特許庁 - The electrode contact structure includes an epitaxial layer 100, a contact metal electrode 120 formed on the epitaxial layer 100, an interlayer insulating film 140 having a contact hole, a diffusion barrier layer 200 formed on the contact metal electrode 120 and having crystal orientation property matching the crystal orientation property of the contact metal electrode, and an Al wiring 160 formed on the diffusion barrier layer 200.
電極コンタクト構造は、エピタキシャル層１００と、エピタキシャル層１００上に形成されたコンタクトメタル電極１２０と、コンタクトホールを有する層間絶縁膜１４０と、コンタクトメタル電極１２０上に形成され、コンタクトメタル電極の結晶配向性と整合する結晶配向性を有する拡散障壁層２００と、拡散障壁層２００上に形成されたＡｌ配線１６０を有する。 - 特許庁 - The electrode contact structure includes an epitaxial layer 100, a contact metal electrode 120 formed on the epitaxial layer 100, an interlayer insulating film 140 having a contact hole, a first Al wiring 160 formed on the contact metal electrode 120, a diffusion barrier layer 180 formed on the first Al wiring 160, and a second Al wiring 200 formed on the diffusion barrier layer 180.
電極コンタクト構造は、エピタキシャル層１００と、エピタキシャル層１００上に形成されたコンタクトメタル電極１２０と、コンタクトホールを有する層間絶縁膜１４０と、コンタクトメタル電極１２０上に形成された第１のＡｌ配線１６０と、第１のＡｌ配線１６０上に形成された拡散障壁層１８０と、拡散障壁層１８０上に形成された第２のＡｌ配線２００を有する。 - 特許庁 - The manufacturing method of the semiconductor storage device comprises the steps of forming a floating gate formed via a tunnel oxide film on a semiconductor substrate between a source region and a drain region formed on the substrate in a laminated structure of a first conductive film and a second conductive film, and constituting a memory cell having a control gate formed on the floating gate via the interlayer capacitive film.
半導体基板上に形成されたソース領域とドレイン領域との間の前記半導体基板上にトンネル酸化膜を介して形成されたフローティングゲートが第１導電膜と第２導電膜より積層構造に形成され、前記フローティングゲート上に層間容量膜を介して形成されたコントロールゲートとを備えたメモリセルより構成される半導体記憶装置により、上記の課題を解決する。 - 特許庁 - To provide a polishing laminate which is used for a polishing pad suitable for surface flattening work of a semiconductor device wafer such as an interlayer insulation film or metallic wiring, allows optical detection of a terminal point of polishing, and realizes high accuracy polishing by solving problems of in-plane dispersion and aging fluctuation of the polishing pad with an aperture complying with an optical detecting method of conventional structure.
層間絶縁膜や金属配線等の、半導体デバイスウエハの表面平坦化加工に好適な研磨パッドに用いられる、光学的に研磨の終点検知が可能な研磨用積層体を提供するためのもので、その目的とするところは、従来構造の光学的検知法に対応した窓付き研磨パッドの、面内ばらつきや経時変動の問題を解消し、高精度の研磨を実現することのできる研磨用積層体を提供すること。 - 特許庁 - In miniaturization of the supporting leg wiring, the supporting leg 3 can be reduced in height, by etching only a region equivalent to the supporting leg 3 to a BPSG 10 and a TEOS 11, namely, surrounding interlayer insulation films, and thereby reducing the sectional area of the supporting leg 3, thus providing an infrared image pickup device that has miniaturized supporting leg structure, independently of the size rule determined by a mask.
本発明では、支持脚配線の微細化において、支持脚３の断面積を小さくするため、周囲の層間絶縁膜であるＢＰＳＧ１０及びＴＥＯＳ１１に対し、支持脚３に相当する領域のみをエッチングすることにより、支持脚３を低背化することができ、マスクで決定するサイズ立則にとらわれない微細化された支持脚構造を有する赤外線撮像素子およびその製造方法を提供することを目的とする。 - 特許庁 - The semiconductor element 100 has a multilayer structure comprising a compound semiconductor layer 11 formed of a nitride compound semiconductor such as GaN, a compound semiconductor layer 13 formed by a nitride compound semiconductor such as AlN whose lattice constant difference is 0.7% or more to the compound semiconductor layer 11 and an interlayer 12 whose lattice constant difference is 0.7% or less in a fine part inside a layer region.
この発明にかかる半導体素子１００は、ＧａＮ等の窒化物系化合物半導体によって形成される化合物半導体層１１と、この化合物半導体層１１に対する格子定数差が０．７％以上であるＡｌＮ等の窒化物系化合物半導体によって形成される化合物半導体層１３と、層領域内の微小部分での格子定数差が０．７％以下である中間層１２と含む多層構造を備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
