「layout method」を含む例文一覧(2213)
＜前へ 1 2 .... 25 26 27 28 29 30 31 32 33 .... 44 45 次へ＞- Disclosed is the page layout method of allocating even the "slave document" in a stage of generating plate layout printing plate information, by making it possible to register a "slave document frame" for allocating the "slave document" to a page template used for page layout without putting together the "master document" and "slave document" used to print printed matter (books).
印刷物（本）の印刷に使用するページの「主原稿」と「従原稿」を合成しないで、面付けで使用するページテンプレートに「従原稿」を割り付けるための「従原稿枠」を登録できるようにして、面付け刷版情報を作成する工程で「従原稿」も割り付けるページ面付け方法。 - 特許庁 - Of a plurality of pages of image data (first image data) disposed based on a set layout and a plurality of pages of image data disposed based on a setting method of another layout and the other layout, image data (second image data) indicating one of the data are printed for test.
設定レイアウトに基づいて配置された複数ページ分の画像データ（第１画像データ）及びその他レイアウトの設定方法及びその他レイアウトに基づいて配置された複数ページ分の画像データのうち少なくとも一方を示す画像データ（第２画像データ）をテスト印刷する。 - 特許庁 - To provide a layout processor and a layout processing method capable of efficiently arranging a plurality of objects in a layout area and also correcting object addition and elimination or the like by eliminating defects of the conventional technology, and a recording medium and a program.
従来技術の欠点を除去し、レイアウト領域に対する複数のオブジェクトの配置を効率よく行ない、しかもオブジェクトの追加や削除などの修正についても効率よく行なうことが可能なレイアウト処理装置、レイアウト処理方法、および記録媒体並びにプログラムを提供することである。 - 特許庁 - To provide a system environment display device capable of easily creating a layout screen for displaying information on the layout of the terminals and peripherals of an entire system by integrating information on the layout of the terminals and peripheries used by each user under a system environment, and its control method.
システム環境下の各ユーザが利用する端末及び周辺機器の配置情報を統合して、システム全体の端末及び周辺機器の配置情報を表示するレイアウト画面を容易に生成することができるシステム環境表示装置及びその制御方法を提供する。 - 特許庁 - To provide an image layout device, a recording medium and an image layout method for editing and browsing image data as an electronic album, and allowing a plurality of users to edit a layout or the like of the image data.
画像データを電子アルバムとして、編集し、閲覧可能とする画像レイアウト装置、記録媒体、および画像レイアウト方法であって、複数のユーザにより画像のデータのレイアウトなどの編集を行うことのできる画像レイアウト装置、記録媒体、および画像レイアウト方法を提供する。 - 特許庁 - To provide an automatic layout method which can ensure an enough VIA sectional area even after exposure by using a small volume of data, and to provide an optical correction method.
露光後も充分なＶＩＡ断面積を確保することのできる低データ量の自動レイアウト方法および光学補正方法を提供する。 - 特許庁 - GENERATING METHOD, GENERATING APPARATUS AND GENERATING PROGRAM FOR LAYOUT PATTERN, RECORDING MEDIUM FOR RECORDING THEM, AND METHOD OF PRODUCING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
レイアウトパターン生成方法、レイアウトパターン生成装置、レイアウトパターン生成プログラム、これを記録した記録媒体、及び半導体集積回路装置の製造方法 - 特許庁 - To provide a method for creating a mask layout for improving the arrangement accuracy when an auxiliary pattern is formed by using a coherence map method.
コヒーレンスマップ法を使用して補助パターンを作成する場合に、その配置精度を向上させることが可能なマスクレイアウト作成方法を提供する。 - 特許庁 - DATA BASE HAVING AUDIENCE RATING FILE LAYOUT STRUCTURE, METHOD FOR DECIDING AUDIENCE RATING AND OPTIMUM CM ALLOCATION METHOD BASED ON AUDIENCE RATING AND ITS FACTOR
個人視聴率ファイルレイアウト構造を有するデータベース、個人視聴率を求める方法及び個人視聴率とその因子による最適ＣＭ割り当て方法 - 特許庁 - To provide a semiconductor module capable of attaining the acceleration even if a layout method of a semiconductor device is diversified, and a method of arranging the semiconductor device.
半導体装置のレイアウト方法が多様化しても、高速化を図ることが可能な半導体モジュール及び半導体装置の配置方法を提供にする。 - 特許庁 - To provide a method of manufacturing a semiconductor device with a high degree of freedom of layout of an external terminal, and a method of manufacturing a highly reliable electronic module.
外部端子のレイアウトの自由度が高い、半導体装置の製造方法並びに、信頼性の高い電子モジュールの製造方法を提供する。 - 特許庁 - METHOD AND PROGRAM FOR GENERATING TIMING CONSTRAINT MODEL FOR LOGIC CIRCUIT AND TIMING-DRIVEN LAYOUT METHOD USING TIMING CONSTRAINT MODEL
論理回路のタイミング制約モデル生成方法、論理回路のタイミング制約モデル生成プログラム、およびタイミング制約モデルを用いるタイミングドリブンレイアウト方法 - 特許庁 - To provide a semiconductor circuit capable of preventing the fluctuation of delay time generated by crosstalk, the delay adjustment method and the layout method.
クロストークによって生じる遅延時間の変動を防止することができる半導体回路、その遅延調整方法及びそのレイアウト方法を提供する。 - 特許庁 - To provide a method for manufacturing a circuit substrate, in which manufacturing costs are reduced by improving a test pad, and to provide a layout method for parts in a circuit substrate designing process.
回路基板設計工程において、テストパッド及び部品のレイアウト方法を改善して、製造コストが低くなる回路基板の製造方法を提供する。 - 特許庁 - In this device, a dynamic area can be designated to a field defined in a form template, and a field layout change method within the dynamic area and an execution condition for the layout change method can be set using a dialog 401.
帳票用テンプレートに定義されたフィールドに対して動的領域を指定可能とすると共に、その動的領域内のフィールドの配置変更方式と、配置変更方式の実行条件とをダイアログ４０１を用いて設定可能した。 - 特許庁 - To provide a layout processing method using network allowing a person to virtually arrange a housing related product such as furniture or electric product on the floor plan of an object of real estate to confirm the layout of the object of real estate, confirm whether this layout is possible in an actual dimension or not, and further purchase the housing related product while confirming the layout.
不動産物件の間取り図上に家具や電化製品等の住宅関連用品を仮想的に配置して、不動産物件のレイアウトを確認することができるとともに、実際の寸法でそのレイアウトが可能であるか否かを確認することができ、さらにレイアウトを確認しながら住宅関連用品を購入することができるネットワークを利用したレイアウト処理方法を提供すること。 - 特許庁 - In this automatic layout method of LSI used in the layout design of the LSI, for the layout of initial arrangement (step S103), by extracting a critical path (step S104), inserting a buffer to the extracted critical path (step S106) and then conducting timing-driven for improved arrangement (step S107), a layout result without delay violation paths or with few delay violation paths is obtained.
ＬＳＩのレイアウト設計において用いられるＬＳＩの自動レイアウト方法において、初期配置のレイアウト（ステップＳ１０３）に対して、クリティカルパスを抽出し（ステップＳ１０４）、この抽出されたクリティカルパスにバッファを挿入した後に（ステップＳ１０６）、タイミングドリブン改良配置を行うことにより（ステップＳ１０７）、遅延違反パスが無いか、若しくは遅延違反パスが少ないレイアウト結果を得る。 - 特許庁 - The layout method of semiconductor integrated circuit is constituted for conducting (ST31) layout/wiring process, extracting (ST33) a resistance value, a capacitance value, and an allowable current value of signal wire from layout data obtained by the layout/wiring process, and calculating (ST37) signal electromigration of the signal wire from the resistance value, capacitance value, and allowable current value obtained (ST34).
半導体集積回路のレイアウト方法であって、配置・配線処理を行い（ＳＴ３１）、該配置・配線処理により得られたレイアウトデータから信号配線の抵抗値、容量値および許容電流値を抽出し（ＳＴ３３）、該抽出した該抵抗値，該容量値および該許容電流値（ＳＴ３４）から、前記信号配線のシグナルエレクトロマイグレーションを計算する（ＳＴ３７）ように構成する。 - 特許庁 - To provide a layout image editing device and a layout image editing method capable of performing optional size change corresponding to the instruction of users at the time of enlarging or reducing a sentence area based on the information relating to layout constituting elements obtained by a layout recognition technique, smoothly and efficiently performing editing work and flexibly preparing documents.
本発明は、レイアウト認識技術により得られたレイアウト構成要素に関する情報に基づき、文章領域の拡大縮小を行なう際に、ユーザの指示に従い任意のサイズ変更を可能にして、編集作業が円滑に効率よく行える、柔軟な文書作成を可能にしたレイアウト画像編集装置及びレイアウト画像編集方法を提供することを課題とする。 - 特許庁 - To provide a method for forming a layout pattern capable of reducing the number of characters on an aperture and reducing the number of times of irradiation of beams.
アパーチャ上のキャラクタ数の低減とビームの照射回数の低減が可能なレイアウトパターンの作成方法を提供する。 - 特許庁 - To realize a method for automatically arranging a semiconductor layout module, easily arranging cells considering timing restrictions.
タイミング制約を考慮しつつ、セル配置を容易に行うことができる半導体レイアウトモジュールの自動配置方法を実現する。 - 特許庁 - To provide a method for manufacturing a semiconductor device by which whether a design layout pattern is good or not can be discriminated and a clear guideline for correction is presented.
設計レイアウトパターンの良否判定が可能で修正指針の明確な半導体装置の製造方法を提供する。 - 特許庁 - To disclose a method capable of determining a layout for an image of a living body such as a face image of a person in accordance with an attribute of the living body.
人物の顔画像のような生体の画像を、その生体の属性に従いレイアウトを決定する手法を開示する。 - 特許庁 - To provide a layout pattern preparing method, capable of reducing the number of characters on an aperture and reducing the number of irradiation times of beams.
アパーチャ上のキャラクタ数の低減とビームの照射回数の低減が可能なレイアウトパターンの作成方法を提供する。 - 特許庁 - To provide a system and method for adapting the layout of a screen splitting video conference in accordance with interactions between conferees.
会議出席者間の相互作用に従って、画面分割ビデオ会議のレイアウトを適用するシステムおよび方法を提供する。 - 特許庁 - To provide a photographic apparatus and method, capable of minimizing an entire layout of a photo process line and improving the productivity.
フォト工程ラインの全体レイアウトの最小化及び生産性の向上が図られるフォト装置及び方法を提供する。 - 特許庁 - LAYOUT METHOD, PROGRAM AND SYSTEM OF INTEGRATED CIRCUIT DEVICE, INTEGRATED CIRCUIT DEVICE, AND ELECTRONICS
集積回路装置のレイアウト方法、集積回路装置のレイアウトプログラム、集積回路装置のレイアウトシステム、集積回路装置及び電子機器 - 特許庁 - To provide a method for, in the case of creating a medical report or the like, easily grasping output layout while editing the report.
医療用レポート等の作成時に、これを編集しながら出力レイアウトを把握することが容易となる方法を提供する。 - 特許庁 - To provide a digital data document distributing method capable of selecting suitable layout type data in accordance with an output device.
出力装置に応じて適切なレイアウト形式のデータを選択することができるデジタルデータ文書配布方法を提供する。 - 特許庁 - To provide a semiconductor device allowing efficient evaluation with varying number of loaded MIM capacitors, and a layout method of the same.
ＭＩＭ容量の搭載数を変化させた評価を、効率良く行うことができる半導体装置及びそのレイアウト方法。 - 特許庁 - To level work load among workers and to provide a stock layout method with high working efficiency within a warehouse.
作業者間の作業負荷の平準化を図るとともに、作業効率が高い倉庫内の在庫レイアウト方法を提供すること。 - 特許庁 - To provide a manufacturing method reducing plasma damage of a semiconductor integrated circuit, while suppressing delay fluctuation due to layout correction.
レイアウト修正による遅延変動を抑制しつつ半導体集積回路のプラズマダメージを軽減する製造方法を提供する。 - 特許庁 - To provide the design method of a semiconductor integrated circuit by which the duty adjustment of a clock after layout can be facilitated.
レイアウト後のクロックのデューティ調整を容易に行なうことのできる、半導体集積回路の設計方法を提供する。 - 特許庁 - To provide a method for designing a semiconductor integrated circuit, for suitably suppressing the generation of reinstatement after layout design.
レイアウト設計後の出戻りの発生を好適に抑制することのできる半導体集積回路の設計方法を提供する。 - 特許庁 - To provide an image processor and an image processing method obtaining an excellent image at the time of reduction layout processing.
縮小レイアウト処理の際に良好な画像を得ることが可能な画像処理装置及び画像処理方法を提供する。 - 特許庁 - The method can be applied to a recorder capable of recording the video data and audio data of a plurality of data layout formats.
本発明は、例えば、複数のデータ配置フォーマットのビデオデータおよびオーディオデータを記録可能な記録装置に適用できる。 - 特許庁 - For example, one method includes a step of receiving an image of a layout corresponding to a real-world area in which a person walks about.
例えば、１つの方法は、人が歩き回る現実世界のエリアに対応するレイアウトの画像を受け取る段階を含む。 - 特許庁 - To provide a correcting device and correcting method for layout pattern data, the data amount of which is economized while the data is processing and while the data is output.
処理時、出力時におけるデータ量の節約されたレイアウトパターンデータの補正装置、及び補正方法を提供する。 - 特許庁 - This method for verifying layout uses a simple model consisting only of a row decoder and a column decoder for which a memory array has been selected, and a mat.
本発明のレイアウト検証方法では、メモリアレイを選択された行デコーダ、列デコーダ、マットのみの簡略モデルとする。 - 特許庁 - To provide a reference voltage generating circuit that programmably generates a reference voltage according to an external code and to provide its layout method.
外部のコードに従いプログラマブルに基準電圧を発生させる基準電圧発生回路及びその配置方法を提供する。 - 特許庁 - METHOD, SYSTEM, AND COMPUTER READABLE STORAGE MEDIUM FOR MAKING LAYOUT OF AUTOMATICALLY-PLACED ELEMENT AND USER-PLACED ELEMENT ON CHART
図表中の自動配置要素およびユーザ配置要素のレイアウトのための方法、システム、およびコンピュータ読取り可能記憶媒体 - 特許庁 - To provide a method for pattern layout that allows efficiently aligning a liquid-crystal array pattern for a liquid-crystal display device.
液晶表示装置用の液晶アレイパターンを効率良く短時間で整列配置できるパターンレイアウト方法を提供する。 - 特許庁 - To provide an assembling method of a flat harness, which has high productivity and can simply and efficiently conduct layout of a flat cable.
フラットケーブルの配索を簡単に効率よく行うことができる、生産性の高いフラットハーネス組立方法を提供する。 - 特許庁 - To provide a Braille layout creating method and the like enabling a user to quickly and easily create a large number of Braille products.
多数の点字成果物を迅速且つ容易に作成可能な点字レイアウトの作成方法等を提供することを課題とする。 - 特許庁 - To obtain a method for designing the layout of a semiconductor integrated circuit in which the processing time for correcting optical proximity effect can be shortened.
光近接効果補正の処理時間を短縮することができる半導体集積回路のレイアウト設計方法を得る。 - 特許庁 - To provide a layout design method capable of automatically performing chip overlap arrangement for stack mounting by a bump.
バンプによるスタック実装のためのチップ重ね合わせ配置を自動的に行うことのできるレイアウト設計方法を提供する。 - 特許庁 - SYSTEM AND METHOD FOR DESIGNING MASK AND PROGRAM FOR CAUSING COMPUTER TO PERFORM MASK DESIGN PROCESSING OR LAYOUT DESIGN PROCESSING
マスク設計システム、マスク設計方法、およびマスク設計処理またはレイアウト設計処理をコンピュータに実行させるためのプログラム - 特許庁 - To provide a layout design method capable of preventing malfunction caused by a clock skew, and allowing easy materialization.
クロックスキューを原因とする誤動作を防止することができると共に容易に実現可能なレイアウト設計方法を提供する。 - 特許庁 - To provide a method for carrying out simulation in an actual element configuration by creating a netlist reflecting a layout pattern of elements.
素子のレイアウトパターンを反映したネットリストを作成することで実際の素子構成でシミュレーションを行う方法を提供する。 - 特許庁 - The simulation image shows a method for forming a feature of the reticle layout data by using the reticle manufacturing process.
シミュレーション画像は、レチクル・レイアウト・データのフィーチャをレチクル製造プロセスを使用してレチクル上に形成する方法を示している。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
