「layout method」を含む例文一覧(2213)
＜前へ 1 2 .... 26 27 28 29 30 31 32 33 34 .... 44 45 次へ＞- METHOD, PROGRAM PRODUCT AND APPARATUS OF SIMULTANEOUS OPTIMIZATION FOR NA-SIGMA EXPOSURE SETTING AND SCATTERING BAR OPC USING DEVICE LAYOUT
デバイスレイアウトを用いるＮＡ−シグマ露光設定および散乱バーＯＰＣの同時最適化の方法、プログラム製品、および装置 - 特許庁 - To provide a semiconductor device raising area efficiency and flexibility in layout design and a method of manufacturing the semiconductor device.
面積効率やレイアウト設計の自由度を向上させた半導体装置及び半導体装置の製造方法を提供すること。 - 特許庁 - To provide a pattern layout method capable of providing an electrode pattern to be a desired electric element quantity with a little labor and time.
所望の電気要素量となる電極パターンを少ない労力と時間で得ることができるパターンレイアウト方法を提供する。 - 特許庁 - In this WWW document display method, layout information (display information) of each the WWW document is also held in a reader terminal, and the WWW document integrated in the reader terminal on the basis of the layout information is displayed.
本発明は、各ＷＷＷ文書のレイアウト情報（表示情報）をも閲覧者端末に保持し、レイアウト情報に基づいて当該閲覧端末において集約したＷＷＷ文書を表示する。 - 特許庁 - To provide a layout design method and a layout design device, detecting a signal transferred between a plurality of power reception/supply areas to prevent occurrence of unpredictable timing violation in an actual device.
複数の電源受給領域間での信号の行き来の発生を検出し、実デバイスにおいて、予測不能なタイミング違反が発生することを防止できるレイアウト設計方法およびレイアウト設計装置を提供する。 - 特許庁 - To provide a design method for a semiconductor device for correctly creating circuit data by using parasitic capacity and parasitic resistance extracted from layout data designed in each section without designing a whole layout.
レイアウト全体を設計することなく、各部分で設計したレイアウトデータから抽出した寄生容量及び寄生抵抗を用いた回路データを正しく作成する半導体装置の設計方法を提供する。 - 特許庁 - The analyzing method comprises a process for acquiring the backside layout data of the semiconductor chip, a process for detecting a signal from a failure point, and a process specifying the failure point from the backside layout data and the detection position of the signal.
半導体チップの裏面側レイアウトデータを得る工程と、不良箇所からの信号を検出する工程と、裏面側レイアウトデータと信号の検出位置とから不良箇所の特定を行う工程とを有する。 - 特許庁 - To provide a filing method of layout data and hand-written text data which is able to memorize layout data and hand-written text data with small data volume and to save and manage them with low load.
少ないデータ容量でレイアウトデータ及び手書き文字データの記憶を可能とし、コンピュータでの保存・管理に少ない負荷で対応できるようにしたレイアウトデータ及び手書き文字データのファイリング方法を提供する。 - 特許庁 - To provide a plate layout device which is excellent in functionality for flexibly facilitating countermeasures to various restrictions on the material quality or structure, surface state or working method of a plate in the layout of a plate for construction.
建築用板材の割り付けに際して、板材の材質や構造、表面状態や加工法等の各種制限に柔軟に対応する事ができる機能性に優れた板材割付装置を提供する。 - 特許庁 - To provide a cell instance generation method which can uniquely give an instance showing a hierarchical structure to a cell which is newly inserted as the result of the optimization of flat layout pattern data to layout pattern data having the hierarchical structure.
階層構造を有するレイアウトパターンデータに対して、フラットなレイアウトパターンデータの最適化の結果、新たに挿入されたセルに、階層構造を示すインスタンスを一義的に付与できるセルインスタンス生成方法を提供する。 - 特許庁 - To provide an easy and high accuracy layout verification method for verifying the accuracy of a layout in converted drawing data when original drawing data for a photomask is converted into drawing data for other drawing machines.
フォトマスク用のオリジナルの描画データを他描画機用の描画データに変換したとき、変換した描画データのレイアウトの確からしさを検証するための簡易で高精度なレイアウト検証方法を提供する。 - 特許庁 - To provide a method for laying out a semiconductor integrated circuit, in which error free power supply net wiring can be laid out accurately by single layout processing while reducing the total labor for layout.
１回のレイアウト処理で誤配線のない正確な電源ネット配線をレイアウトすることができ、レイアウト作業での全工数を少なく抑え、ることができる半導体集積回路のレイアウト方法を提供する。 - 特許庁 - To provide a standard cell layout capable of suppressing the leak current without changing the existing processes, a standard cell library thereof, a semiconductor integrated circuit using the standard cell layout and its design method.
既存のプロセス工程を変更することなくリーク電流を押さえることができるスタンダードセルレイアウト、スタンダードセルライブラリ並びにそのスタンダードセルレイアウトを用いた半導体集積回路及びその設計方法を提供する。 - 特許庁 - To provide the layout method of a semiconductor integrated circuit device capable of efficiently executing automatic wiring using a layout tool when the circuit scale of the random gate area of a semiconductor integrated circuit device is large.
半導体集積回路装置のランダムゲート領域の回路規模が大きい場合にレイアウトツールを使用した自動配線を効率よくを行うことのできる半導体集積回路装置のレイアウト方法を提供すること。 - 特許庁 - In the page data generating method for layout to a plurality of sheets within a page in a predetermined order and in the order of arranging data of an external file, possibility of layout can be designated for each of the plurality of sheets.
ページ内の複数のシートに所定の順序で且つ該外部ファイルのデータの並び順に面付けするページデータ作成方法において、前記複数のシート毎に、面付け可否の指定ができるようになっている。 - 特許庁 - To provide a method and an apparatus for positioning a V-shape portion, which method and apparatus can position a V-shape locus (a V-shape curve) at the position of an optimum edge surface, and further to provide a method for setting a layout of a lens grinding apparatus using the method and apparatus.
ヤゲン軌跡（ヤゲンカーブ）を最適なコバ端面位置に設定できるヤゲン位置設定方法，ヤゲン位置設定装置及びこれらを用いたレンズ研削加工装置のレイアウト設定装置を提供すること。 - 特許庁 - To provide a method for designing layout by which an appropriate design can be realized entirely by utilizing a wiring resource effectively, reducing a size of layout, optimizing an entire wiring delay, aligning skew, and so on, as well as a semiconductor integrated circuit using the method.
配線リソースが有効に活用され、レイアウトサイズが小さく、全体的な配線遅延が適正化され、スキューが揃う、等により全体的として適正な設計がなされるレイアウト設計方法および、その方法で用いる半導体集積回路の提供。 - 特許庁 - To provide a printing layout management system and a printing layout management method for reducing the exertion required for maintenance work such as version up as well as the expense without having to prepare a dedicated application for creating a printing layout at each client terminal.
本発明は、クライアント端末毎に印字レイアウトを作成する専用アプリケーションを用意する必要がなく、経費を削減することができると共に、バージョンアップ等のメンテナンス作業等にかかる労力を削減することができる印字レイアウト管理システムおよび印字レイアウト管理方法を提供することを課題とする。 - 特許庁 - To provide a printing control apparatus, a printing control system, a method for controlling a printing layout and a memory medium with which the problem of preparing a layout for every print part to a request requiring only the part of a paper to be printed is eliminated by switching an image print position by one layout.
一つのレイアウトで画像の印刷位置を切り替えることにより、用紙の一部のみに印刷するという要求に対して、その印刷部分毎にレイアウトをそれぞれ用意しなければならないという従来の問題を解消した印刷制御装置、印刷制御システム、印刷レイアウト制御方法及び記憶媒体を提供する。 - 特許庁 - This layout design method includes: an error discrimination step S6 for discriminating an error of the layout wiring after a power source is wired in a grid pattern; and a stack via erasure step S20 for, when there is a layout wiring error, designating an erasure range based on error coordinates, to remove a stack via in the erasure range.
本発明のレイアウト設計方法は、格子状の電源配線を配置し、配置配線した後、配置配線のエラーを判定するエラー判定ステップＳ６と、配置配線のエラーがある場合には、エラー座標に基づき削除範囲を指定し、当該削除範囲のスタックビアを取り除くスタックビア削除ステップＳ２０とを有する。 - 特許庁 - METHOD OF EMBEDDING INFORMATION DATA INTO IMAGE USING LAYOUT OF PATTERN MATERIAL, METHOD OF TAKING OUT INFORMATION DATA, INFORMATION DATA EMBEDDING DEVICE, AND INFORMATION DATA TAKING-OUT DEVICE
図柄素材の配置を利用した画像への情報データ埋め込み方法および情報データ取り出し方法ならびに情報データ埋め込み装置および情報データ取り出し装置 - 特許庁 - To provide a method of creating a photomask layout, a computer readable recording medium storing programmed instructions for executing the above method, and a mask imaging system.
フォトマスクレイアウトの生成方法及びこれを行うプログラミングされた命令を保存するコンピュータで読み取り可能な記録媒体及びマスクイメージングシステムを提供する。 - 特許庁 - To provide a net list creation method that facilitates an analysis considering physical information at timing verification, and a layout design method that performs automatic placement considering physical information.
タイミング検証時に物理情報を考慮した分析を容易にするネットリスト作成方法と、物理情報を考慮した自動配置を行うレイアウト設計方法を提供する。 - 特許庁 - To provide layout construction and a recognizing method of a positioning mark by which the positioning mark is accurately recognized, and a printed circuit board having the positioning mark, and its manufacturing method.
位置決めマークを精度良く認識できる位置決めマークの配置構造及び認識方法、位置決めマークを有するプリント基板及びその製造方法を提供すること。 - 特許庁 - To provide a semiconductor integrated circuit in which rectangular cells such as memory cell arrays or the like are arranged in a square form, and a layout designing method of the semiconductor integrated circuit.
メモリセルアレイ等の矩形セルを正方形に配置した半導体集積回路及びそのレイアウト設計方法を提供する。 - 特許庁 - To provide a method for managing layout pattern data for a liquid crystal display device that easily copies pattern data while maintaining a hierarchical structure.
階層構造を維持しつつパターンデータを容易にコピーできる液晶表示装置用レイアウトパターンデータの管理方法を提供する。 - 特許庁 - The method of generating the test data includes a first plane data generating step, a second plane data generating step, and a test layout data generating step.
テストデータ生成方法は、第１平面データ生成工程と第２平面データ生成工程とテストレイアウトデータ生成工程とを備える。 - 特許庁 - To provide a fuse unit which can be manufactured in a form corresponding to the layout around a battery at low cost, and to provide a method of manufacturing the same.
バッテリの周辺レイアウトに応じた形態のものを低コストで作製できるヒューズユニット及びその製造方法を提供する。 - 特許庁 - To provide a layout method etc. of an integrated circuit device which can achieve reinforcement of power supply without increasing the chip area.
チップ面積の増加を伴わずに電源補強を実現することができる集積回路装置のレイアウト方法等を提供すること。 - 特許庁 - To provide an image generating apparatus capable of easily acquiring an image with an aimed-at layout and to provide a photographing method of the image generating apparatus.
狙った構図の画像を容易に得ることができる画像生成装置及び画像生成装置の撮影方法を提供すること。 - 特許庁 - To provide a photographing control method, apparatus and program capable of automatically acquiring an image with excellent layout when a user uses a plurality of photographing apparatuses and photographs almost the same object.
複数の撮影装置を用いて略同一の被写体を撮影したときに、構図の良い画像を自動的に取得する。 - 特許庁 - To provide a plotting processing method for suppressing a data amount to be saved in a stack in the case of performing plotting by using a layout function.
面付け機能を用いて描画する場合に、スタックへ退避するデータ量を抑えることのできる描画処理方法を提供する。 - 特許庁 - A computerized method is provided to select tooling to be used for the bending apparatus and to judge the layout of a tooling stage.
コンピュータ化された方法は、曲げ装置に使用される工具だてを選択し、工具だてステージのレイアウトを判定するために提供される。 - 特許庁 - To provide a DRAM and its manufacturing method whereby the layout area of its memory cells is saved to make increasable the integration density of its memory cells.
メモリセルのレイアウト面積を節約して、集積度を増加させることができるＤＲＡＭおよびその製造方法を提供すること。 - 特許庁 - To provide an information processor equipped with an efficient encryption designation method for reducing failures in encryption designation while keeping layout information.
レイアウト情報を残しつつ、暗号化指定漏れを減らし、効率のよい暗号化指定の方法を備えた情報処理装置を提供する。 - 特許庁 - To provide a high-reliability semiconductor device including a capacitive element mixedly mountable with high-layout-density wiring, and a method of manufacturing the same.
高信頼性でかつ高レイアウト密度配線と混載可能な容量素子を備えた半導体装置及びその製造方法を提供する。 - 特許庁 - To disclose a method, a program product and an apparatus for optimizing the numerical aperture (NA) and sigma of a lithographic system, based on a target layout.
ターゲットレイアウトに基づきリソグラフィシステムの開口数（「ＮＡ」）およびシグマを最適化する方法、プログラム製品、および装置を開示する。 - 特許庁 - To provide a method for generating an electronic document with an overflowed text box and processing the electronic document using an existing layout engine.
オーバーフローテキストボックスで電子文書を作成し、既存のレイアウトエンジンを用いて当該電子文書を処理する方法を提供する。 - 特許庁 - METHOD OF TROUBLE ANALYSIS USING LOGIC CIRCUIT DIAGRAM AND LAYOUT DIAGRAM COMPOSED OF ONLY NET LIST OF TROUBLE- TRANSMISSION ESTIMATED ROUTE IN SEMICONDUCTOR DEVICE
半導体装置の故障伝搬推定経路のみのネットリストからなる論理回路図及びレイアウト図を用いた故障解析方法 - 特許庁 - To provide an image processing method and unit that can arbitrarily set the layout of images placed on each page and freely change the size of each page.
各ページごとに配置する画像のレイアウトを任意に設定できると共に、そのページのサイズも自由に変更できるようにする。 - 特許庁 - To provide a floor plan method of a semiconductor integrated circuit, which estimates a wiring region on a chip and decides the layout of functional modules.
チップ上の配線領域を見積もり、機能モジュールの配置を決定する半導体集積回路のフロアプラン方法を提供する。 - 特許庁 - To provide a method for performing layout in a display area for a disconnected dynamic network including a plurality of graph components.
複数のグラフ・コンポーネントを含む分断された動的ネットワークのために表示領域においてレイアウトを行う方法を提供する。 - 特許庁 - In this vibration analyzing method for a transmission belt, each data is input at first, a layout is calculated, and an initial condition is set (S1-S3).
伝動ベルトの振動解析方法では、まず、各データを入力し、レイアウトを計算し、初期条件の設定を行う（Ｓ１〜Ｓ３）。 - 特許庁 - To provide a method for layout capable of minimizing an influence of cross-talk noises of a plurality of wiring arranged on a semiconductor integrated circuit.
半導体集積回路上に配置される複数の配線のクロストークノイズの影響を極力無くすレイアウト方法提供する。 - 特許庁 - To provide a method for detecting a transistor with a low withstand voltage to which a high voltage signal is supplied during verification of a layout design pattern.
設計レイアウトパターンの検証の際に高電圧信号が接続される低耐圧トランジスタを検出する方法を提供する。 - 特許庁 - To provide an image processing unit and method that generates wide dynamic range image data of a layout including a mobile object with a resolution equivalent to that of original sensitivity mosaic image data.
移動被写体を含む構図の広ダイナミックレンジ画像データを元の感度モザイク画像データと同等の解像度で生成する。 - 特許庁 - To provide an image generating apparatus and method capable of producing images with consistency at joints depending on the layout of image screens on a multi-display apparatus.
マルチディスプレイの各画面の配置に応じて、繋ぎ目部分で整合性のとれた画像を生成できるようにすること目的とする。 - 特許庁 - To provide a setup error correction method and apparatus for reducing influence upon a layout by preventing excessive setup error correction.
過剰なセットアップエラー修正を防止し、レイアウトへの影響を低減することができるセットアップエラー修正方法および装置を提供する。 - 特許庁 - To provide a layout method of an integrated circuit device which can achieve reinforcement of power supply without increasing the chip area.
チップ面積の増加を伴わずに電源補強を実現することができる集積回路装置のレイアウト方法等を提供すること。 - 特許庁 - To provide a design method for a dummy pattern applicable to an IC, where no automatic layout/wiring is used and a wiring data which is manually corrected.
自動配置配線を用いないＩＣや手修正を行った配線データに適用できるダミーパターンの設計方法を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
